美女视频黄视频大全,江疏影两分钟视频下载

電流鏡的失調(diào)及消除

2021.02.27

模擬小牛牛 EETOP 昨天

作者：131v1vv

本文來源于作者EETOP論壇帖子及作者公眾號：不忘初心的模擬小牛牛

集成電路中的器件失配（Mismatch）普遍存在。特別是在先進(jìn)制程中，當(dāng)工藝的特征尺寸（feature size）逼近原子的物理尺寸以及光刻機(jī)射線的波長時，器件溝道長度和寬度的偏差(Variation)的相對比例會逐漸增大。工藝流程中濕度，溫度等各種因素都會對器件的參數(shù)變化有影響。

可以這樣說，即使在同一個die里，設(shè)計相同的器件，經(jīng)過制造過程，總是存在著多多少少的差異。

代工廠（Foundry）通過對工藝流程的嚴(yán)格把控，盡可能的把偏差降低到比較小的范圍。圖1是芯片的生產(chǎn)過程中，存在的Die-to-Die，Wafer-to-Wafer，Lot-to-Lot的差異。Foundry提供的器件Model中，通常都會把這些偏差進(jìn)行建模等效，協(xié)助工程師進(jìn)行電路設(shè)計。

圖1

失配通常會對模擬電路有很大影響，在設(shè)計階段需要充分考慮。比如表現(xiàn)為運(yùn)放的輸入失調(diào)電壓，電流鏡的鏡像誤差。也可能導(dǎo)致量產(chǎn)時候良率損失的重要因素。

在許多高精度電路設(shè)計中，運(yùn)放或比較器幾毫伏的失調(diào)，可能會導(dǎo)致系統(tǒng)出現(xiàn)異常功能。電路設(shè)計過程中，需要充分失調(diào)來源及其影響?？紤]失調(diào)的消除方式和代價。

當(dāng)然Mismatch通常都可以通過電路和版圖的優(yōu)化設(shè)計，來減小。這就需要在失調(diào)電路所需的成本和對電路性能提高之間折衷。

本期仍以電流鏡為例，簡單討論下其失調(diào)來源及消除方式，作為電流鏡系列聊聊電流鏡（上）和聊聊電流鏡（下）的補(bǔ)充內(nèi)容吧。

如圖2，從MOSFET器件的長溝道模型I-V公式來看。其中影響參數(shù)包括u，Cox，W/L, Vth，VDS，λ等，存在著隨機(jī)或系統(tǒng)失配，

圖2

閾值VTH算是器件最重要的參數(shù)了，工藝流程中，通常都有閾值調(diào)整的Mask，從而保證閾值符合預(yù)期。盡管如此，實際的閾值仍然存在著接近高斯分布的偏差，如圖3。偏差量的標(biāo)準(zhǔn)差和器件面積的關(guān)系可以用AVT的參數(shù)表示。

圖3

假如AVT=2mVum，如果MOS器件的WL=1um^2,則通過計算簡單估算閾值失配3σ(VTH)=6mV。

除了閾值VTH，其他工藝參數(shù)也存在隨機(jī)分布的情況。比如工藝提供的測試結(jié)果通常會包含VTH_gm、Idsat、Δβ/β等的偏差計算公式，幫助設(shè)計人員選擇器件尺寸。當(dāng)然除了MOSFET外，電阻，二極管，三極管，電容都存在偏差，各種器件的偏差，對構(gòu)成的復(fù)雜電路系統(tǒng)的影響，通常需要借助EDA工具協(xié)助分析和評估。

實際上，在先進(jìn)工藝節(jié)點(diǎn)中（40nm以下），和版圖相關(guān)的效應(yīng)，如LOD、WPE、PSE、OSE及DFM、STI等都對器件有著比較明顯的影響，可能導(dǎo)致失配。圖4列出了造成失配的可能因素。

圖4

對于簡單的電流鏡，我們分析一下失配對于鏡像比率偏差的影響，以及考慮如何減小其影響。如圖5，其中β和VTH都可以通過增大面積減小失配的標(biāo)準(zhǔn)差，并且通過增加過驅(qū)動電壓VGS-VTH可以減小閾值偏差對總電流偏差的貢獻(xiàn)。

圖5

那么問題來了，有哪些方法可以提高電流鏡像的準(zhǔn)確度那？如圖6所示。

圖6

方法1就是通過犧牲面積和電壓裕度盡可能的提高匹配精度。方法2和方法3分別通過源極退化和trimming方式，減小失配，提高鏡像精度，實現(xiàn)方式如圖7所示。

圖7

方法4的動態(tài)元件匹配（Dynamic Element Matching）算是一種比較進(jìn)階的提高匹配精度的方式。下面以1:1的例子說明DEM的原理（1:1時，也稱之為Chopping）。

如圖8所示，通過時序控制開關(guān)，切換M1和M2分別作為輸入和輸出管子。其中Φ和Φn是占空比為50%的時鐘信號，如果M1和M2存在ΔI的失配電流。輸出電流Iout具有幅度為ΔI的紋波(Ripple)，紋波頻率和時鐘信號頻率一致。從時域上理解，通過切換鏡像管，相當(dāng)于求平均值，消除失配量。

注意，時鐘本身占空比偏離50%，也會導(dǎo)致失配ΔI無法完全消除。

圖8

從頻域上理解，如圖9，就是將失配量調(diào)制傅里葉變換到較高頻率，失調(diào)量表現(xiàn)為諧波分量的能量?？赏ㄟ^低通濾波器濾出失配量。由于濾波器的非理想特性，需要設(shè)置好其帶寬，將高頻失配分量盡可能的衰減到較低的幅度。從時域上看到的紋波就會變得較小。

其中濾波器是結(jié)合負(fù)載實現(xiàn)的，主要是decap電容和負(fù)載形成的RC低通濾波。

圖9

DEM同樣可以用在1:N、M:N的鏡像關(guān)系中時，這時需要時鐘電路配合，產(chǎn)生特定的控制時序，通過輪源切換的方式，動態(tài)消除鏡像器件的失配量。

這里給出一個更復(fù)雜的匹配方法。如圖10，也就是通過比較兩個電流鏡對，通過在已有的Bank中輪流選擇和當(dāng)前匹配最好的比較，最后剩下的是匹配最好，稱之為Survivor方式。參考文獻(xiàn)列在最后，有興趣的可以查閱下原文章。

圖10

閱讀 1525

寫下你的留言

精選留言

甄茂虎
純手工才是真正的大佬
海之瀾
cascode結(jié)構(gòu)不是更香嗎？
lilideweixin
寫的好
chris
最后沒看到參考文獻(xiàn)呢？
EETOP
作者
補(bǔ)一下：參考文獻(xiàn)：Vishal Gupta, "Achieving Less Than 2% 3-σ Mismatch With Minimum Channel-Length CMOS Devices." IEEE, 2007
WF
為啥沒有常見的級聯(lián)方法
M_RG
寫的挺好

本站僅提供存儲服務(wù)，所有內(nèi)容均由用戶發(fā)布，如發(fā)現(xiàn)有害或侵權(quán)內(nèi)容，請點(diǎn)擊舉報。

打開APP，閱讀全文并永久保存查看更多類似文章

PMOS管、NMOS管的對比

比較器的典型應(yīng)用電路，如何區(qū)分比較器與運(yùn)放，比較器與運(yùn)放的差異

技術(shù)小科普|如何選擇SiCMOSFET驅(qū)動負(fù)壓

關(guān)于器件失配 | Return To Innocence

淺談AMOLED補(bǔ)償技術(shù)

Simulation for new lib-1

更多類似文章 >>

国产一级a片免费看高清,亚洲熟女中文字幕在线视频,黄三级高清在线播放,免费黄色视频在线看