本帖最后由 z00143104 于 2016-7-8 23:47 熱插拔
1、熱拔插系統(tǒng)必須使用電源緩啟動設(shè)計
熱拔插系統(tǒng)在單板插入瞬間，單板上的電容開始充電。因為電容兩端的電壓不能突變，會導(dǎo)致整個系統(tǒng)的電壓瞬間跌落。同時因為電源阻抗很低，充電電流會非常大，快速的充電會對系統(tǒng)中的電容產(chǎn)生沖擊，易導(dǎo)致鉭電容失效。如果系統(tǒng)中采用保險絲進(jìn)行過流保護(hù)， 瞬態(tài)電流有可能導(dǎo)致保險絲熔斷， 而選擇大電流的保險絲會使得在系統(tǒng)電流異常時可能不熔斷，起不到保護(hù)作用。所以，在熱拔插系統(tǒng)中電源必須采用緩啟動設(shè)計，限制啟動電流，避免瞬態(tài)電流過大對系統(tǒng)工作和器件可靠性產(chǎn)生影響。
LDO
1、在壓差較大或者電流較大的降壓電源設(shè)計中，建議采用開關(guān)電源，避免使用 LDO
采用線性電源（包括 LDO）可以得到較低的噪聲，而且因為使用簡單，成本低，所以在單板上應(yīng)用較多。FPGA 內(nèi)核電源、某些電路板上射頻時鐘部分的電源等都使用線性電源從更高電壓的電源上調(diào)整得到。線性電源的基本原理如圖所示。輸出電壓經(jīng)過采樣后和參考電源（由晶體管帶隙參考源或者
齊納二極管提供）進(jìn)行減法運(yùn)算，差值經(jīng)過放大后控制推動管上的電壓降
V dropout =V output -V input ， 使得當(dāng) V input 變化或者負(fù)載電流變化導(dǎo)致
V output 變化時，通過 V dropout 的變化保證 V output 的穩(wěn)定。
由圖中可見，負(fù)載電流全部流過調(diào)整管，而輸入電壓和輸出電壓之間的差異全部都加在調(diào)整管上。調(diào)整管上耗散的功率為 V dropout *I。當(dāng)電壓差較大時，或者負(fù)載電流較大時，穩(wěn)壓器將承受較大的功率耗散。
LDO必須計算熱耗并滿足降額規(guī)范
另外，輸入的電源提供的功率為 V input *I，即采用線性電源時電源功率的計算不能使用負(fù)載電壓和電流的乘積計算，必須采用線性電源輸入電壓和負(fù)載電流的乘積計算采用線性電源時電源功率的計算不能使用負(fù)載電壓和電流的乘積計算，必須采用線性電源輸入電壓和負(fù)載電流的乘積計算。必須經(jīng)過計算和熱仿真確保系統(tǒng)的正常工作。
例如采用 1 只 TO-263 封裝的 LDO 將電壓從 3.3V 降到 1.2V，負(fù)載電流為 1.5A，負(fù)載上耗散的功率為 1.8W。此時 LDO 上承擔(dān)了 2.1V 壓降，耗散的功率 3.15W，3.3V 電源提供的功率為 4.95W！
封裝的熱阻約為 40℃/W，則如果不采取任何散熱措施，則溫升能夠達(dá)到約 120℃。對 LDO 必須通過熱仿真確定合適的散熱措施，并且在 3.3V 電源在預(yù)算中必須能夠提供 1.5A 的電流（或者 5W 以上的功率） ，保證系統(tǒng)的工作正常。 （對于線性電源的原理參見參考文檔《電源是怎樣煉成的》PPT教程 。 ）
采用開關(guān)電源能夠達(dá)到很高的效率，對大電流及大壓差的場合，推薦采用開關(guān)電源進(jìn)行轉(zhuǎn)換。如果電路對紋波要求較高， 可以采用開關(guān)電源和線性電源串聯(lián)使用的方法， 采用線性電源對開關(guān)電源的噪聲進(jìn)行抑制。
2、LDO 輸出端濾波電容選取時注意參照手冊要求的最小電容、電容的 ESR/ESL 等要求確保電路穩(wěn)定。推薦采用多個等值電容并聯(lián)的方式，增加可靠性以及提高性能
LDO 輸出電容為負(fù)載的變化提供瞬態(tài)電流，同時因為輸出電容處于電壓反饋調(diào)節(jié)回路之中，在部分 LDO 中，對該電容容量有要求以確保調(diào)節(jié)環(huán)路穩(wěn)定。該電容容量不滿足要求，LDO 可能發(fā)生振蕩導(dǎo)致輸出電壓存在較大紋波。
多個電容并聯(lián)，以及對大容量電解電容并聯(lián)小容量的陶瓷電容，有利于減少 ESR 和 ESL，提高電路的高頻性能，但是對于某些線性穩(wěn)壓電源，輸出端電容的 ESR 太低，也可能會誘發(fā)環(huán)路穩(wěn)定裕量下降甚至環(huán)路不穩(wěn)定。
濾波電容
1、 電源濾波可采用 RC 、LC 、π 型濾波。電源濾波建議優(yōu)選磁珠，然后才是電感。同時電阻、電感和磁珠必須考慮其電阻產(chǎn)生的壓降
對電源要求較高的場合以及需要將噪聲隔離在局部區(qū)域的場合， 可以采用無源濾波電路。 在采用無源濾波電路時，推薦采用磁珠進(jìn)行濾波。
磁珠和電感的主要區(qū)別是，電感的Q值較高，而磁珠在高頻情況下呈阻性，不易發(fā)生諧振等現(xiàn)象。
電感加工精度較高，而磁珠加工精度相對較低，成本也較便宜。在選擇濾波器件時，優(yōu)選磁珠。選擇電阻和電容構(gòu)成無諧振的一階 RC 低通濾波器，但是該電路只能應(yīng)用于電流很小的情況。負(fù)載電流將在電阻上形成壓降，導(dǎo)致負(fù)載電壓跌落。無論是采用何種濾波器，都需要考慮負(fù)載電流在電感、磁珠或者電阻上的壓降，確認(rèn)濾波后的電壓能夠滿足后級電路工作的要求。例如在某單板鎖相環(huán)路設(shè)計中采用了一階 RC 濾波器，濾波電阻選擇12 歐姆。鎖相環(huán)中 VCXO 的工作電流約為 30mA，在濾波電阻上產(chǎn)生 300mV 的壓降，額定電壓 3.3V的 VCXO 實際工作電壓只有不到 3V，易發(fā)生停振等現(xiàn)象。在某光口子卡上，發(fā)生過某型號光模塊當(dāng)光纖插上時 SD（光檢測）信號上升緩慢，不能正確反映實際情況的問題。經(jīng)過檢查發(fā)現(xiàn)濾波電感的直流電阻約為 3 歐姆， 光模塊工作電流約為 100mA， 電感上的壓降導(dǎo)致光模塊的工作電壓只有約 2.9V 左右，
在該型號光模塊上會出現(xiàn) SD 上升緩慢的故障。
另外，對于濾波電路，應(yīng)保證電感、磁珠或者電阻后的電容網(wǎng)絡(luò)能夠保證關(guān)心的所有頻率下，都能夠保證低阻抗。必要時應(yīng)采用多種容量的電容并聯(lián)，并局部鋪銅的方式達(dá)到目標(biāo)阻抗。 （參見時鐘驅(qū)動芯片濾波電路設(shè)計部分） 。在某單板上，采用了磁珠和 0.1u 電容為時鐘驅(qū)動芯片提供濾波。經(jīng)過測試，時鐘驅(qū)動芯片管腳上的紋波高達(dá) 1V 以上。采用多電容并聯(lián)的方式可以有效地為時鐘芯片提供去耦。
2、 大容量電容應(yīng)并聯(lián)小容量陶瓷貼片電容使用
大容量電容一般為電解電容，其體積較大，引腳較長，經(jīng)常為卷繞式結(jié)構(gòu)（鉭電容為燒結(jié)的碳粉和二氧化錳） 。這些電容的等效串聯(lián)電感較大，導(dǎo)致這些電容的高頻特性較差，諧振頻率大約在幾百 KHz到幾 MHz 之間（參見 Sanyo 公司 OSCON 器件手冊和 AVX 公司鉭電容器件手冊） 。小容量的陶瓷貼片電容具有低的 ESL 和良好的頻率特性，其諧振點(diǎn)一般能夠到達(dá)數(shù)十至數(shù)百 MHz（參見參考文獻(xiàn)《High-speed Digital Design》以及 AVX 等公司陶瓷電容器件手冊） ，可以用于給高頻信號提供低阻抗的回流路徑，濾除信號上的高頻干擾成分。因此，在應(yīng)用大容量電容（電解電容）時，應(yīng)在電容上并聯(lián)小容量瓷片電容使用。
3、輸入電容
計算輸入電容的紋波電流，這個推導(dǎo)的過程，利用到積分公式。通過分析和推導(dǎo)，可以對電路的工作原理有比較透徹的理解。
如果考慮輸出紋波電流。那么電容上的紋波電流的波形為：
由于在上管打開的階段，輸入電流的大小即可近似的看成輸出電流的大小。所以只需要將輸出電流的波形疊加在輸入電容的波形上面，可以得到上圖中的波形。
那么按照有效電流定義，我們可以通過對電流平方在時間上的計算
為了簡便計算，我們將能量拆成紋波部分，和直流部分。
原先的直流部分，我們直接用乘法進(jìn)行計算。
直流部分，我們按照近似計算的方法可以得到。
交流部分的功耗，我們按照公式計算可以得到：
所以總的電容上的有效電流為：
如果選用220uF的電容,每個能承受的有效電流為3.8A。。如果我們計算出來輸入電容的有效電流值為7A，則需要選用220uF電容2個。高分子電解電容能夠承受的有效電流值是有限的。在設(shè)計時需要充分考慮電容的承受能力。
升壓電路
1、 升壓電源（BOOST）使用必須增加一個保險管以防止負(fù)載短路時，電源直通而導(dǎo)致整個單板工作掉電。保險的大小由模塊的最大輸出電流或者負(fù)載最大電流而定
升壓電源（Boost）的基本拓?fù)淙缦聢D所示：
當(dāng) Q1 導(dǎo)通時兩端電阻很小， 電源電壓加在 L兩端，電能轉(zhuǎn)化為磁場存儲在 L 中，此時 D1 截止，避免 C0 上的電壓向 Q1 流動。當(dāng) Q1 關(guān)斷時，L 中的電流不能突變，電源和 L 一起通過 D1 向C0 充電并向負(fù)載供電，得到一個高于輸入電壓的輸出電壓。
由圖中拓?fù)淇梢钥闯觯覀儾荒芡ㄟ^控制 Q1 的通斷來切斷輸入和輸出之間的通路或者控制輸出電流。當(dāng)輸出電源短路時，輸入電源（一般是單板主電源）通過 L 和 D1 直接短路到地。導(dǎo)致的結(jié)果將是L 或者 D1 燒毀且失效模式為開路。在 L 或者 D1 燒毀之前，單板電源處于短路狀態(tài)，如果 L 和 D1 電流降額較大，可能導(dǎo)致單板電源保護(hù)而不能上電。為了避免上述問題， 建議為升壓電源添加一個保險管防止負(fù)載短路， 保險的大小依照模塊的最大輸出電流或者負(fù)載的最大電流而定。
防反接
1、電源要有防反接處理，輸入電流超過 3A于 ，輸入電源反接只允許損壞保險絲；低于或等于 3A,輸入電源反接不允許損壞任何器件
電源要有防反接處理，輸入電流超過 3A，輸入電源反接只允許損壞保險絲；低于或等于 3A,輸入電源反接不允許損壞任何器件?；芈冯娏鬏^大時，直流電源反接處理可以按照以下方法處理。原理圖如下所示：
直流電源正常接入時， 光耦D1由于輸入二極管反偏置， 所以輸出C－E不能導(dǎo)通， 這時并聯(lián)的NMOS管將由于 G－S 電壓的穩(wěn)壓至 12V，使 D-S 導(dǎo)通。這樣電源回路將能順利形成。電容 C1 是起到緩啟動作用的，這樣可以起到防浪涌的目地。電阻 R6、二極管 VD3 構(gòu)成電容 C1 的放電回路。當(dāng)電源反接的時候，由于光耦輸入二極管正偏置，輸出 C-E 導(dǎo)通，使并聯(lián)的 NMOS 管截止。這樣回路就切斷了，起到了防反接保護(hù)的作用。由于并聯(lián) NMOS 管的 R DS 比較小，損耗小，比較適合于低壓大電流的場合?；芈冯娏鬏^小時，可以直接在輸入回路中串聯(lián)二極管。反接時，由于二極管的單向?qū)щ娦?，電源被阻斷?/span>
電感
1、禁用磁飽和電路；禁止選用采用磁飽和電路的電源模塊
禁用磁飽和電路，因為：
1、磁飽和電路因為所用磁環(huán)的原因?qū)囟缺容^敏感，易在高溫工作時不穩(wěn)定。
2、動態(tài)負(fù)載能力差，在磁飽和路負(fù)載最小時工作最惡劣，易形成輸出不穩(wěn)定。
上電時序
1. 對于多工作電源的器件，必須滿足其電源上掉電順序要求
對于有核電壓、IO 電壓等多種電源的器件，必須滿足其上電和掉電順序的要求。這些條件不滿足，很有可能導(dǎo)致器件不能夠正常工作，甚至觸發(fā)閂鎖導(dǎo)致器件燒毀。例如 TMS320C6414T 型 DSP，2005年 5 月之后的 Errata 中說明，當(dāng) DVDD 較 CVDD 早上電時，可能出現(xiàn) PCI/HPI 數(shù)據(jù)錯的問題。對于
QDR、DDR 內(nèi)存，其上電順序也有要求，否則可能導(dǎo)致閂鎖，造成器件燒毀的后果。當(dāng)有多個電源時， 如必要可采用專用的上電順序控制器件確保上電順序。 設(shè)計中應(yīng)保證在器件未加載燒結(jié)文件時，電源處于關(guān)斷狀態(tài)設(shè)計中應(yīng)保證在器件未加載燒結(jié)文件時，電源處于關(guān)斷狀態(tài)。也可以通過在不同的電源之間連接肖特基二極管確保上電掉電過程中不會違反上掉電順序要求。
因為電源模塊、 電源上的電容都會對電源上電順序產(chǎn)生影響， 可能出現(xiàn)上電過程中違反電壓要求的情況，如上右圖所示，所以必須進(jìn)行測試驗證。
2、 多個芯片配合工作，必須在最慢上電器件初始化完成后開始操作
當(dāng)多個芯片配合工作時， 必須在最慢的期間完成初始化后才能開始操作， 否則可能造成不可預(yù)料的結(jié)果。
例如 LVT16244 驅(qū)動器具有上電 3 態(tài)功能，即使 OE 端被下拉到地，也需要等到電源電壓上升到一定閾值才會脫離高阻態(tài)， 而此前 EPLD 等器件可能已經(jīng)開始工作， 這樣就可能導(dǎo)致 EPLD 讀到錯誤的狀態(tài)。參見前面的說明。對于某些 ROM 等器件，在上電后一段時間才能開始工作，如果在此之前就開始讀取，也可能導(dǎo)致數(shù)據(jù)錯誤。
PCB設(shè)計
1、 電源?？? 芯片感應(yīng)端在布局時應(yīng)采用開爾文方式
很多電源模塊和電源芯片在設(shè)計時，采用了獨(dú)立的 Sense 管腳，作為對輸出電壓的反饋輸入。這個Sense 信號應(yīng)該從取用電源的位置引給電源模塊，而不應(yīng)該在電源模塊輸出端直接引給電源模塊，這樣可以通過電源模塊內(nèi)部的反饋補(bǔ)償?shù)魪碾娫茨K輸出傳輸?shù)綄嶋H使用電源處路徑帶來的衰減。 如下圖中
白色走線所示。
對于電源監(jiān)控電路等，也應(yīng)該遵守相同的原理，即從實際需要監(jiān)控點(diǎn)將電源引給監(jiān)控電路，而不是從監(jiān)控電路最近處引給監(jiān)控電路，以確保精確性。
2、Buck電源PCB設(shè)計要點(diǎn)
1、輸入電容，輸出電容盡量共地；
2、輸出電流過孔數(shù)量保證通流能力足夠，電流為設(shè)定的過流值；
3、如果輸出電流大于20A，最好區(qū)分控制電路AGND和功率地GND，兩者單點(diǎn)接地,如果不做區(qū)分，保證AGND接地良好；
4、輸入電容靠近上管的D極放置；
5、Phase管腳因為其強(qiáng)電流，高電壓的特性，輻射大，需做以下處理
a：Phase相連接的上管的S極，下管的D極和電感一端打平面處理，且不打過孔，即盡量保證3者和電源芯片在同一個平面上，且最好放置在top面；
b：Phase平面保證足夠的通流能力的前提下，盡量減小面積；
c：關(guān)鍵信號遠(yuǎn)離該P(yáng)hase平面；
d：小電流的Phase網(wǎng)絡(luò)直接拉線處理，禁止拉平面；
6、輸入電容的GND，電源輸入因為噪聲大，敏感信號需遠(yuǎn)離該平面，遵循3W原則，禁止高速信號在上述地平面打的過孔中間走線，尤其關(guān)注背板的高速信號；
7、GATE,BOOT電容走線盡量粗，一般為15mil~40mil；
8、電壓采樣因為電流小，容易受干擾，如果為近端反饋盡量靠近電源芯片，如果為遠(yuǎn)端反饋，需走差分線，且遠(yuǎn)離干擾源；
9、DCR電流采樣網(wǎng)絡(luò)，需要差分走線，整個采樣網(wǎng)絡(luò)盡量緊湊，且需靠近電源芯片放置，溫度補(bǔ)償電阻靠近電感放置；
10、環(huán)路補(bǔ)償電路盡量面積小，減小環(huán)路，靠近電源芯片放置；
11、電感下禁止打孔，一方面防止有些電感為金屬表層，出現(xiàn)短路；一方面因為電感的輻射大，如果下面打孔，噪聲會耦合；
12、MOS管下需打過孔進(jìn)行散熱，過孔數(shù)量按照輸出最大電流計算，非過流值；
13、電源芯片底部打過孔到背面進(jìn)行散熱處理，覆銅越大散熱越好，最好部分亮銅處理；
電源緩啟動
在電信工業(yè)和微波電路設(shè)計領(lǐng)域，普遍使用MOS管控制沖擊電流的方達(dá)到電流緩啟動的目的。MOS管有導(dǎo)通阻抗Rds_on低和驅(qū)動簡單的特點(diǎn)，在周圍加上少量元器件就可以構(gòu)成緩慢啟動電路。雖然電路比較簡單，但只有吃透MOS管的相關(guān)開關(guān)特性后才能對這個電路有深入的理解。
本文首先從MOSFET的開通過程進(jìn)行敘述：
盡管MOSFET在開關(guān)電源、電機(jī)控制等一些電子系統(tǒng)中得到廣泛的應(yīng)用，但是許多電子工程師并沒有十分清楚的理解MOSFET開關(guān)過程，以及MOSFET在開關(guān)過程中所處的狀態(tài)一般來說，電子工程師通?；跂艠O電荷理解MOSFET的開通的過程，如圖1所示此圖在MOSFET數(shù)據(jù)表中可以查到
圖1 AOT460柵極電荷特性
MOSFET的D和S極加電壓為VDD，當(dāng)驅(qū)動開通脈沖加到MOSFET的G和S極時，輸入電容Ciss充電，G和S極電壓Vgs線性上升并到達(dá)門檻電壓VGS(th)，Vgs上升到VGS(th)之前漏極電流Id≈0A，沒有漏極電流流過，Vds的電壓保持VDD不變。
當(dāng)Vgs到達(dá)VGS(th)時，漏極開始流過電流Id，然后Vgs繼續(xù)上升，Id也逐漸上升，Vds仍然保持VDD當(dāng)Vgs到達(dá)米勒平臺電壓VGS(pl)時，Id也上升到負(fù)載電流最大值ID，Vds的電壓開始從VDD下降。
米勒平臺期間，Id電流維持ID，Vds電壓不斷降低。
米勒平臺結(jié)束時刻，Id電流仍然維持ID，Vds電壓降低到一個較低的值米勒平臺結(jié)束后，Id電流仍然維持ID，Vds電壓繼續(xù)降低，但此時降低的斜率很小，因此降低的幅度也很小，最后穩(wěn)定在Vds=Id×Rds(on)因此通?？梢哉J(rèn)為米勒平臺結(jié)束后MOSFET基本上已經(jīng)導(dǎo)通。
對于上述的過程，理解難點(diǎn)在于為什么在米勒平臺區(qū)，Vgs的電壓恒定？驅(qū)動電路仍然對柵極提供驅(qū)動電流，仍然對柵極電容充電，為什么柵極的電壓不上升？而且柵極電荷特性對于形象的理解MOSFET的開通過程并不直觀因此，下面將基于漏極導(dǎo)通特性理解MOSFET開通過程。
MOSFET的漏極導(dǎo)通特性與開關(guān)過程。
MOSFET的漏極導(dǎo)通特性如圖2所示MOSFET與三極管一樣，當(dāng)MOSFET應(yīng)用于放大電路時，通常要使用此曲線研究其放大特性只是三極管使用的基極電流、集電極電流和放大倍數(shù)，而MOSFET使用柵極電壓、漏極電流和跨導(dǎo)。
圖2 AOT460的漏極導(dǎo)通特性
三極管有三個工作區(qū)：截止區(qū)、放大區(qū)和飽和區(qū)，MOSFET對應(yīng)是關(guān)斷區(qū)、恒流區(qū)和可變電阻區(qū)注意：MOSFET恒流區(qū)有時也稱飽和區(qū)或放大區(qū)當(dāng)驅(qū)動開通脈沖加到MOSFET的G和S極時，Vgs的電壓逐漸升高時，MOSFET的開通軌跡A-B-C-D如圖3中的路線所示
圖3 AOT460的開通軌跡
開通前，MOSFET起始工作點(diǎn)位于圖3的右下角A點(diǎn)，AOT460的VDD電壓為48V，Vgs的電壓逐漸升高，Id電流為0，Vgs的電壓達(dá)到VGS(th)，Id電流從0開始逐漸增大
A-B就是Vgs的電壓從VGS(th)增加到VGS(pl)的過程從A到B點(diǎn)的過程中，可以非常直觀的發(fā)現(xiàn)，此過程工作于MOSFET的恒流區(qū)，也就是Vgs電壓和Id電流自動找平衡的過程，即Vgs電壓的變化伴隨著Id電流相應(yīng)的變化，其變化關(guān)系就是MOSFET的跨導(dǎo)：Gfs=Id/Vgs，跨導(dǎo)可以在MOSFET數(shù)據(jù)表中查到
當(dāng)Id電流達(dá)到負(fù)載的最大允許電流ID時，此時對應(yīng)的柵級電壓Vgs(pl)=Id/gFS由于此時Id電流恒定，因此柵極Vgs電壓也恒定不變，見圖3中的B-C，此時MOSFET處于相對穩(wěn)定的恒流區(qū)，工作于放大器的狀態(tài)
開通前，Vgd的電壓為Vgs-Vds，為負(fù)壓，進(jìn)入米勒平臺，Vgd的負(fù)電壓絕對值不斷下降，過0后轉(zhuǎn)為正電壓驅(qū)動電路的電流絕大部分流過CGD，以掃除米勒電容的電荷，因此柵極的電壓基本維持不變Vds電壓降低到很低的值后，米勒電容的電荷基本上被掃除，即圖3中的C點(diǎn)，于是，柵極的電壓在驅(qū)動電流的充電下又開始升高，如圖3中的C-D，使MOSFET進(jìn)一步完全導(dǎo)通
C-D為可變電阻區(qū)，相應(yīng)的Vgs電壓對應(yīng)著一定的Vds電壓Vgs電壓達(dá)到最大值，Vds電壓達(dá)到最小值，由于Id電流為ID恒定，因此Vds的電壓即為ID和MOSFET的導(dǎo)通電阻的乘積
基于MOSFET的漏極導(dǎo)通特性曲線可以直觀的理解MOSFET開通時，跨越關(guān)斷區(qū)、恒流區(qū)和可變電阻區(qū)的過程米勒平臺即為恒流區(qū)，MOSFET工作于放大狀態(tài)，Id電流為Vgs電壓和跨導(dǎo)乘積
電路原理詳細(xì)說明：
MOS管是電壓控制器件，其極間電容等效電路如圖4所示。
圖4. 帶外接電容C2的N型MOS管極間電容等效電路
MOS管的極間電容柵漏電容Cgd、柵源電容Cgs、漏源電容Cds可以由以下公式確定：
公式中MOS管的反饋電容Crss,輸入電容Ciss和輸出電容Coss的數(shù)值在MOS管的手冊上可以查到。
電容充放電快慢決定MOS管開通和關(guān)斷的快慢，Vgs首先給Cgs 充電，隨著Vgs的上升，使得MOS管從截止區(qū)進(jìn)入可變電阻區(qū)。進(jìn)入可變電阻區(qū)后，Ids電流增大，但是Vds電壓不變。隨著Vgs的持續(xù)增大，MOS管進(jìn)入米勒平臺區(qū)，在米勒平臺區(qū)，Vgs維持不變，電荷都給Cgd 充電，Ids不變，Vds持續(xù)降低。在米勒平臺后期，MOS管Vds非常小，MOS進(jìn)入了飽和導(dǎo)通期。為確保MOS管狀態(tài)間轉(zhuǎn)換是線性的和可預(yù)知的，外接電容C2并聯(lián)在Cgd上，如果外接電容C2比MOS管內(nèi)部柵漏電容Cgd大很多，就會減小MOS管內(nèi)部非線性柵漏電容Cgd在狀態(tài)間轉(zhuǎn)換時的作用，另外可以達(dá)到增大米勒平臺時間，減緩電壓下降的速度的目的。外接電容C2被用來作為積分器對MOS管的開關(guān)特性進(jìn)行精確控制。控制了漏極電壓線性度就能精確控制沖擊電流。
電路描述：
圖5所示為基于MOS管的自啟動有源沖擊電流限制法電路。MOS管 Q1放在DC/DC電源模塊的負(fù)電壓輸入端，在上電瞬間，DC/DC電源模塊的第1腳電平和第4腳一樣，然后控制電路按一定的速率將它降到負(fù)電壓，電壓下降的速度由時間常數(shù)C2*R2決定，這個斜率決定了最大沖擊電流。
C2可以按以下公式選定：
R2由允許沖擊電流決定：
其中Vmax為最大輸入電壓，Cload為C3和DC/DC電源模塊內(nèi)部電容的總和，Iinrush為允許沖擊電流的幅度。
圖5 有源沖擊電流限制法電路
D1是一個穩(wěn)壓二極管，用來限制MOS管 Q1的柵源電壓。元器件R1，C1和D2用來保證MOS管Q1在剛上電時保持關(guān)斷狀態(tài)。具體情況是：
上電后，MOS管的柵極電壓要慢慢上升，當(dāng)柵源電壓Vgs高到一定程度后，二極管D2導(dǎo)通，這樣所有的電荷都給電容C1以時間常數(shù)R1×C1充電，柵源電壓Vgs以相同的速度上升，直到MOS管Q1導(dǎo)通產(chǎn)生沖擊電流。
以下是計算C1和R1的公式：
其中Vth為MOS管Q1的最小門檻電壓，VD2為二極管D2的正向?qū)▔航?，Vplt為產(chǎn)生Iinrush沖擊電流時的柵源電壓。Vplt可以在MOS管供應(yīng)商所提供的產(chǎn)品資料里找到。
MOS管選擇
以下參數(shù)對于有源沖擊電流限制電路的MOS管選擇非常重要：
l 漏極擊穿電壓 Vds
必須選擇Vds比最大輸入電壓Vmax和最大輸入瞬態(tài)電壓還要高的MOS管，對于通訊系統(tǒng)中用的MOS管，一般選擇Vds≥100V。
l 柵源電壓Vgs
穩(wěn)壓管D1是用來保護(hù)MOS管Q1的柵極以防止其過壓擊穿，顯然MOS管Q1的柵源電壓Vgs必須高于穩(wěn)壓管D1的最大反向擊穿電壓。一般MOS管的柵源電壓Vgs為20V，推薦12V的穩(wěn)壓二極管。
l 導(dǎo)通電阻Rds_on.
MOS管必須能夠耗散導(dǎo)通電阻Rds_on所引起的熱量，熱耗計算公式為：
其中Idc為DC/DC電源的最大輸入電流，Idc由以下公式確定：
其中Pout為DC/DC電源的最大輸出功率，Vmin為最小輸入電壓，η為DC/DC電源在輸入電壓為Vmin輸出功率為Pout時的效率。η可以在DC/DC電源供應(yīng)商所提供的數(shù)據(jù)手冊里查到。MOS管的Rds_on必須很小，它所引起的壓降和輸入電壓相比才可以忽略。
圖6. 有源沖擊電流限制電路在75V輸入，DC/DC輸出空載時的波形
設(shè)計舉例
已知： Vmax=72V
Iinrush=3A
選擇MOS管Q1為IRF540S
選擇二極管D2為BAS21
按公式（4）計算：C2>>1700pF。選擇 C2=0.01μF;
按公式（5）計算：R2=252.5kW。選擇 R2=240kW，選擇R3=270W<<R2;
按公式（7）計算：C1=0.75μF。選擇 C1=1μF;
按公式（8）計算：R1=499.5W。選擇 R1=1kW
圖6所示為圖5 電路的實測波形，其中DC/DC電源輸出為空載。
在描述米勒平臺（miller plateau）之前，首先來看看“罪魁禍?zhǔn)住泵桌招?yīng)（miller effect） 。
假設(shè)一個增益為-Av的理想反向電壓放大器如圖 1 所示，在放大器的輸出和輸入端之間連接一個阻值為 Z 的阻抗。定義輸入電流為 Ii（假設(shè)放大器的輸入電流為 0） ，輸入阻抗為 Zin，那么有如下的等式關(guān)系，
由此可見，反向電壓放大器增加了電路的輸入電容，并且放大系數(shù)為（1 Av） 。這個效應(yīng)最早是由 John Milton Miller 發(fā)現(xiàn)的并發(fā)表在他 1920 的著作中，所以稱之為米勒效應(yīng)。
再聯(lián)系到我們的 MOSFET，加入寄生電容的原理圖可以由下左圖來表示。假設(shè)想象圖 2
（1）的的 MOSFET 是一個共源電路（common source） ：Drain 為輸出端，Source 接地，Gate
為輸入端。根據(jù) MOSFET 的小信號模型，MOSFET 形成了一個反向電壓放大器，其等效電
路可以由圖 2（2）來表示。
MOSFET 形成的電壓放大器的增益需要根據(jù)其輸出和輸入電阻來判斷，不同的 MOSFET 會
有不同的結(jié)構(gòu)，所以增益很難量化，某些情況下其放大系數(shù)可以達(dá)到數(shù)百倍。CGD則形成了
一條反饋回路（連接輸出端口 Drain 和輸入端口 Gate） ，于是在 MOSFET 中的米勒效應(yīng)就形
成了。
接下來就是萬眾矚目的米勒平臺了，MOSFET 開啟時的電壓和電流曲線如圖 3 所示。 ?
?
在 0-t1的時間內(nèi)上升到 MOSFET 的閾值電壓。 漏極電流 IDS從 t1結(jié)束時到 t3開始時從 0 上升
到穩(wěn)定負(fù)載電流，VGS繼續(xù)上升到米勒平臺電壓 VGP。在 t3時間內(nèi)，VGS一直處于平臺電壓，
VDS開始下降至正向?qū)妷?VF。在 t3 時間后，VGS繼續(xù)上升。這里我們來分析一下為什么
波形會是這個樣子。
圖 3
首先，我們需要先要了解一下 MOSFET 寄生電容的大體情況。在 MOSFET 的 DATASHEET
中，采用的定義方法如圖 4 所示。需要注意的是，Crss就是我們所說的 CGD。
一般而言，在 MOSFET 關(guān)閉的狀態(tài)下，CGS比 CGD要大很多。以大家熟知的 IRF540 為例，
IRF540 的 Ciss=CGS CGD=1700pF, Crss=CGD=120PF, 那么 CGS=Ciss-CGD=1580pF. 需要指出的
是兩者的值都與電容兩端的電壓相關(guān)，這也就是為什么在 DATASHEET 中會標(biāo)明測試的條
件。因此，相應(yīng)的瞬態(tài)電容值與乘積（CGS*VGS）和（CGD*VGD）的斜率有關(guān)，既
接合 MOSFET 的圖 3 來看，在 t3時間之前，由于 CGS遠(yuǎn)大于 CGD，所以在此時間段內(nèi) VGS的上升斜率主要有 CGS決定。當(dāng) t3開始時，參照式（2， ）VGD的變化使得給 CGD在這個時間段內(nèi)的電容值增加，同樣使得充電電流迅速增加。所以在 t3時間內(nèi)，VGS的斜率主要由 CGD的來決定。值得注意的是，VGS在 t3階段內(nèi)的斜率往往都很小甚至為 0，這是因為 VGD在這段時間的電壓變化非常大， 使得門極中的大部分電流都用來給 CGD充電， 從而只有很少或者沒有電流流向CGS。再次使用IRF540為例， 在DATASHEET上的有這么一組數(shù)據(jù)， Qgs=11nC,Qgd=32nC. 從前面可以看出，MOSFET 關(guān)斷狀態(tài)下的 CGD 遠(yuǎn)遠(yuǎn)小于 CGS，但是卻需要更多的充電電荷。仔細(xì)看 Qgd 的注釋中，標(biāo)明了是受到了“Miller”米勒效果的放大。
在 t3時間段以后，VGD=VF且不再變化，此時的 CGD的電容值也就變成了一個固定的值，并
且容值比之前大了很多甚至接近于 CGS。因此，在 t3之后的 VGS上升的斜率不如在 t1內(nèi)的那
般陡峭，而是平緩了很多如圖 3 所示。
很多人在測試 VGS 波形的時候，觀測到的并不是一個平臺，而是一個坑，既在平臺之前有
一個電壓尖峰。借用網(wǎng)友蕁麻草的圖來說明情況，
尖峰的主要形成原因與米勒效應(yīng)并無太大關(guān)系， 主要是由于源極附近的雜散電感所致。 在圖3 的 t1-t3時刻之間，驟然增加的源極極電流在雜散電感上感應(yīng)生成了電壓尖峰。
以下是網(wǎng)友一花一天堂的仿真對比試驗， 通過在 MOSFET 的源級處加入 nH 級的電感來模擬雜散電感。對比上下兩幅圖可知，源級附近的雜散電感為米勒平臺間電壓尖峰的主要原因。
這里需要指出的是，圖 3 只是一個近似的畫法，大家普遍認(rèn)同 IDS的拐點(diǎn)與 VGS進(jìn)入米勒平臺發(fā)生在同一時刻。這樣雜散電感產(chǎn)生的尖峰就出現(xiàn)在了米勒平臺之前。但是 VGS進(jìn)入米勒平臺的時間是由 CGD與 VGD的乘積（CGD*VGD）的斜率決定的。當(dāng)漏極電流很小且輸出阻抗很大的時候，VGS進(jìn)入米勒平臺的時間要早于 IDS的拐點(diǎn)。這時，源極的雜散電感形成的電壓尖峰就出現(xiàn)在了米勒平臺之間。
由于上面那段話過于生澀，經(jīng) greendot 老師的指點(diǎn)，這里可以用一個比較簡單的方法或者說是經(jīng)驗來判斷雜散電感的尖峰所處的位置。若 MOSFET 連接的負(fù)載為感性（連接于 MOSFET的漏極） ，則產(chǎn)生的波形如圖 3 所示，產(chǎn)生的尖峰處于平臺之前。其作用原理：假設(shè)用一個電流源來模擬感性負(fù)載，并在其兩端反向并聯(lián)一個二極管用于模擬 MOSFET 關(guān)斷期間的電流回路，如圖 9 所示。當(dāng) Vgs上升至 Vth時，IDS從 0 開始上升，并由式（3）在 VGS上產(chǎn)生感應(yīng)電壓。在 IDS上升至拐點(diǎn)既 I
DS等于電流源電流之前，會有一部分的電流通過二極管返回至電流
源。此時，由于二極管嵌位的作用，VDS兩端的電壓為供電電壓 Vcc（忽略二極管正向?qū)妷海?。聯(lián)系本文關(guān)于米勒效應(yīng)的描述，VDS電壓不變的時候，MOSFET 的放大增益為 0，所以此時的 VGS曲線還沒有受到米勒效應(yīng)的影響。當(dāng) IDS上升至拐點(diǎn)后，二極管關(guān)斷，VDS的電壓再開始下降，如圖 3 所示。此時 MOSFET 形成了一個放大電路，C
GD受到米勒效應(yīng)的影響，使得 VGS進(jìn)入米勒平臺。但 IDS已不再變化，此刻的式（3）為 0，所以形成的電壓尖峰處于米勒平臺之前。
再次感謝一花一天堂的仿真圖。通過對比可以發(fā)現(xiàn)，感性負(fù)載是的雜散電感在 VGS上生成的電壓尖峰處于米勒平臺之前。
若負(fù)載為阻性時，其波形過程為：IDS從 0 開始上升時，VDS=Vcc-（IDS*Load） ，所以 VDS同時開始下降，MOSFET 即刻形成一個放大電路，VGS 進(jìn)入米勒平臺。由于 IDS的上升過程和 VGS進(jìn)入米勒平臺為同一時間， 在雜散電感上形成的感應(yīng)電壓便疊加在了米勒平臺區(qū)間。 仿真結(jié)果如圖 10（下圖中的 Vds 應(yīng)為 Vgs） ，
