TTL集成邏輯門
TTL與非門工作原理小規(guī)模TTL集成門電路的主要外部特性參數(shù)改進型的TTL電路其他類型的TTL門電路下圖所示為74H系列的一個TTL與非們電路，其輸入輸出部分主要由晶體管電路組成，所以稱它為晶體管-----晶體管邏輯電路，簡稱TTL電路。
圖(a)
圖(b)
輸入級由多發(fā)射極晶體管T1組成，其等效電路見圖(b)所示。它相當于把多個晶體管的集電極和基極分別并接在一起，而發(fā)射極作為邏輯門的輸入端。鉗位二極管Dl，D2，D3的作用是限制輸入端可能出現(xiàn)的負極性干擾脈沖。Tl的引入，可加快晶體管T2儲存電荷的消散，從而提高了TTL與非門的工作速度。
中間級由電阻R2，R3和三極管T2組成。它的作用是從T2的集電極和發(fā)射極同時輸出兩個相位相反的信號，作為輸出極中三極管T3和T5的驅(qū)動信號，且T2將前級電流放大以供給T5足夠的基極電流。
輸出級由晶體三極管T3，T4和T5組成互補輸出電路。T5導(dǎo)通時T4截止，T5截止時T4導(dǎo)通。由于采用了推挽輸出(又稱圖騰輸出)，它不僅增強了負載體力，還提高了工作速度。
現(xiàn)說明：電路的動態(tài)工作情況。
小規(guī)模TTL集成門電路的主要外部特性參數(shù)TTL集成門電路的主要外部特性參數(shù)，有標稱邏輯電平、開門電平、關(guān)門電平、扇入系數(shù)、扇出系數(shù)、平均傳輸延遲等。這些參數(shù)與工程運用直接有關(guān)請讀者注意。
1. 標稱邏輯電平
表示邏輯值1和0的理想電平值，稱為標稱邏輯電平，記為V(1)和V(0)。
TTL門電路的標稱邏輯電平分別為V(1)＝5V，V(0)＝0V。
2. (VoH)與(VoL)
實際門電路中，高電平或低電平都不可能是標稱邏輯電平，而是在偏離這一數(shù)值的一個范圍內(nèi)。此時，電路仍能實現(xiàn)正常的邏輯功能。表示邏輯值l的最小高電平VoH，稱為開門電平，一般為3V左右；表示邏輯值0的最大低電平VoL稱為關(guān)門電平，一般為0．4V左右。
3. (Nr)
門電路允許的輸入端數(shù)目，稱為該門電路的扇入系數(shù)。一般門電路的扇入系數(shù)Nr為1—5，最多不超過8。若芯片輸入端數(shù)多于實際要求的數(shù)目，可將芯片多余輸入端接高電平(+5V)或接低電平(地)。
想一想：什么情況下接高電平？什么情況下接低電平？
4. (Nc)
一個門的輸出端所能連接的下一級輸入端的個數(shù)，稱為該門電路的扇出系數(shù)，或稱負載能力。一般門電路的扇出系數(shù)Nc為8，驅(qū)動門(功率門)的扇出系數(shù)Nc可達25。Nc體現(xiàn)了門電路的負載能力。
5. 平均傳輸延遲時間(~ty)
定義為 __
ty＝(t1+t2)／2，
其中，t1、t2分別為輸入方波前沿和后沿50%處的延遲時間。
__
ty是反映門電路工作速度的一個重要參數(shù)。
6. 平均功耗(p)
定義為
P＝(Pon十Poff)／2，
其中，Pon是門電路輸出低電平時的空載導(dǎo)通功耗，Poff是輸出端為高電平時的空載截止功耗。功耗大的器件集成度不能很高，否則，元器件因無法散熱而容易燒毀。
為了滿足高速度、低功耗、高抗干擾的要求，TTL電路不斷改進，出現(xiàn)了74LS系列TTL電路。
1. 電路結(jié)構(gòu)
圖示為在TTL電路基礎(chǔ)上發(fā)展起來的低功耗肖特基TTL與非門，其中T2，T3，T5，T6采用肖特基晶體管
肖特基二極管D1，D2組成輸入電路，由于D1，D2本身沒有電荷存儲效應(yīng)，電路的工作速度較快。T2采用D1，D2鉗位二極管后，其超額存儲電荷少，因此，不再用多射極晶體管T1。Rl增大，降低了功耗。T3的射極電阻由接地改為接T5集電極，減少了IR4的電流。
D3,D4兩個肖特基二極管，既加快T4截止，又加速了T5的導(dǎo)通。
T6，R6，R3代替原來的R3，為T5提供泄放回路，加快T5的截止。
2. 電路工作原理
工作過程見CAI所示。
2.2.4
1. 集電極開路與非門
集電極開路與非門簡稱OC門，電路結(jié)構(gòu)與邏輯圖符如圖所示：
(1) 與普通TTL與非門的區(qū)別
①沒有T3和T4組成的射極跟隨器，T5的集電極是開路的。應(yīng)用時將T5的集電極經(jīng)外接電阻RL接到電源口Ucc上，才能實現(xiàn)與非邏輯功能。
②普通TTL與非門的輸出是推挽輸出，輸出電阻都很小，不允許將兩個普遍TTL門的輸出端直接連接在一起。但是OC與非門輸出端可以直接并接在一起，如圖所示：
實現(xiàn)的邏輯功能是：
_______________________ ___ ___ ___
F = A1B1 + A2B2+ ··· +AnBn = A1B1 · A2B2 ··· AnBn
由于電路并聯(lián)后的輸出F與每個OC門輸出的關(guān)系是邏輯與的關(guān)系，且因輸出端進行線連接而產(chǎn)生，故又稱為線與邏輯。
(2) OC門的應(yīng)用
①使用OC門可以構(gòu)成控制總線?？偩€上連接的OC門最大數(shù)目n應(yīng)滿足下式： n≤(Ucc-2.4)/(Icomax*RL)
式中，
Ucc：外接電源5伏
2.4：高電平輸出最小值
RL：外接電阻
Icomax：每個OC門開路時的漏電流
②OC門可以直接驅(qū)動指示燈和繼電器。
③通過改變外接電源來改變輸出高電平，實現(xiàn)電平轉(zhuǎn)換。
2.
普通的TTL門有兩個輸出狀態(tài)，即邏輯0或邏輯1，這兩個狀態(tài)都是低阻輸出。三態(tài)門除具有這兩個狀態(tài)外，還有高阻輸出的第三態(tài)（禁止態(tài)），這時輸出端相當于和其它電路斷開。
(1) 內(nèi)部電路結(jié)構(gòu)
圖示為三態(tài)輸出的TTL與非電路。它是在普通門電路的基礎(chǔ)上增加一個控制端EN及其控制電路?？刂齐娐肥莾杉壏聪嗥骱鸵粋€鉗位二極管。
(2) 三態(tài)門邏輯符號
三態(tài)門邏輯符號中EN輸入端稱使能端或控制端。無小圓圈表示EN=1（高電平）時控制信號有效，三態(tài)門正常輸出；而EN=0（低電平）時禁止輸出。有小圓圈表示┓EN=0（低電平）時，三態(tài)門正常輸出；而┓EN=1時禁止輸出。
(3) 三態(tài)門的應(yīng)用
三態(tài)門在計算機系統(tǒng)中得到了廣泛的應(yīng)用，其中一個重要用途是構(gòu)成數(shù)據(jù)總線。當三態(tài)門處于禁止狀態(tài)時，其輸出呈現(xiàn)高阻態(tài)，可視為與總線脫離。利用分時傳送原理，可以實現(xiàn)多組三態(tài)門掛在同一總線上進行數(shù)據(jù)傳送。而某一時刻只允許一組三態(tài)門的輸出在總線上發(fā)送數(shù)據(jù)。
