老wu的博客里正在售賣《Hyperlynx高速電路仿真實(shí)戰(zhàn)》這本仿真教程書，很多關(guān)注老wu博客的朋友們也第一時(shí)間通過老wu的微店（https://weidian.com/i/2019798819?wfr=c&ifr=itemdetail）進(jìn)行了購(gòu)買，但也有一些朋友們?cè)谝蓱]，通過微店向老wu咨詢，說自己的工作主要是Layout，要不要學(xué)仿真，或者自己是學(xué)生，如果學(xué)仿真的話，以后畢業(yè)了會(huì)不會(huì)比較難找與仿真相關(guān)工作，目前貌似在各大招聘網(wǎng)站搜索SI或者仿真等關(guān)鍵字，仿真相關(guān)的招聘職位還蠻少的 ( ′???`) ，也有很多做了多年Layout的朋友，也意識(shí)到了SPI、PI、EMC及仿真在工作中的重要性，準(zhǔn)備深入去學(xué)習(xí)，但擔(dān)心自己不是相關(guān)專業(yè)畢業(yè)，數(shù)學(xué)也基本還給老師了，電磁波等相關(guān)理論在學(xué)校專業(yè)里頭壓根就沒學(xué)過，能學(xué)好仿真嗎？
這些問題老wu在微店里給大伙逐個(gè)進(jìn)行了回復(fù)，同時(shí)老wu自己也在總結(jié)，面對(duì)大家共同的疑惑，老wu覺得需要在博客里寫一些東西，分享給大家，讓大家對(duì)仿真這個(gè)行當(dāng)有個(gè)初步的認(rèn)識(shí)，打消顧慮，能夠用好仿真工具幫助提自己提高工作效率，同時(shí)，也能降低老wu在微店里逐個(gè)碼字回復(fù)問題的工作量，最重要的是，能夠帶領(lǐng)大家，義無(wú)反顧的入坑，更多的到老wu微店里購(gòu)買《Hyperlynx高速電路仿真實(shí)戰(zhàn)》這本不錯(cuò)的仿真教程，O(∩_∩)O~
以上，便是《老wu用Hyperlynx撩高速PCB的SI/PI/EMC》博客連載文章的出發(fā)點(diǎn)，由于老wu個(gè)人確實(shí)技術(shù)有限，如果文章中出現(xiàn)什么紕漏或者錯(cuò)誤，還請(qǐng)各位批評(píng)指正。
回到這篇博文的主題，為什么要學(xué)仿真呢？
仿真，在維基百科里是這么定義的，仿真泛指基于實(shí)驗(yàn)或訓(xùn)練為目的，將原本的系統(tǒng)、事務(wù)或流程，建立一個(gè)模型以表征其關(guān)鍵特性(key characteristics)或者行為/功能，予以系統(tǒng)化與公式化，以便進(jìn)行可對(duì)關(guān)鍵特征做出模擬。
計(jì)算機(jī)試驗(yàn)常被用來(lái)研究仿真模型（simulation model）. 仿真也被用于對(duì)自然系統(tǒng)或人造系統(tǒng)的科學(xué)建模以獲取深入理解。仿真可以用來(lái)展示可選條件或動(dòng)作過程的最終結(jié)果。仿真也可用在真實(shí)系統(tǒng)不能做到的情景，這是由于不可訪問(accessible)、太過于危險(xiǎn)、不可接受的后果、或者設(shè)計(jì)了但還未實(shí)現(xiàn)等。
老wu個(gè)人覺得，對(duì)于你所未知的，沒把握的，具有風(fēng)險(xiǎn)的設(shè)計(jì)，便需要進(jìn)行先期的仿真驗(yàn)證，規(guī)避項(xiàng)目設(shè)計(jì)失敗的風(fēng)險(xiǎn)。
舉個(gè)栗子，為你的狗狗蓋個(gè)木屋，你需要進(jìn)行CAD三維仿真嗎？直接拿起榔頭DuangDuangDuang三兩下就搞定了，如果釘錯(cuò)了，拆開重新再釘過也沒什么大不了的，而如果蓋的是摩天大樓，那在動(dòng)工之前，就要開始對(duì)設(shè)計(jì)圖紙進(jìn)行仿真，包括地質(zhì)結(jié)構(gòu)影響，風(fēng)力的影響，建筑的結(jié)構(gòu)設(shè)計(jì)合理性等等都要進(jìn)行仿真，因?yàn)橐坏╅_建后，再發(fā)現(xiàn)因建筑結(jié)構(gòu)設(shè)計(jì)不合理需要重建，其代價(jià)是不可承受的。
老wu覺得，現(xiàn)在的PCB Layout的復(fù)雜度已經(jīng)跟建造摩天大樓類似了，PCB Layout在整個(gè)電子產(chǎn)品的設(shè)計(jì)流程中，已經(jīng)跟硬件原理設(shè)計(jì)和軟件設(shè)計(jì)一樣重要，甚至要更加重要一些，因?yàn)楝F(xiàn)在的IC集成度越來(lái)越高，而且IC原廠也圍繞自身IC的市場(chǎng)定位，為應(yīng)用廠商提供各種各樣的“Turnkey”解決方案，很多原理性的功能設(shè)計(jì)原廠已經(jīng)幫我們做好了，而現(xiàn)在的PCB，因信號(hào)速率的提升，已經(jīng)不再僅僅是單純的實(shí)現(xiàn)電路板上各個(gè)元器件引腳之間的電氣互聯(lián)的功能，PCB 開始呈現(xiàn)出原理圖上沒有描繪出來(lái)的附加的東東 。這些額外的東東會(huì)讓我們?cè)人O(shè)計(jì)的邏輯功能出現(xiàn)錯(cuò)誤的結(jié)果，造成整個(gè)電子產(chǎn)品設(shè)計(jì)項(xiàng)目的失敗。
在晶體管盛行的那個(gè)年代，PCB上的銅箔走線貌似只是作為替代銅電纜，將各個(gè)元器件連接起來(lái)，以方便電子產(chǎn)品的快速批量生產(chǎn)、故障測(cè)試和維修。PCB Layout就是把各個(gè)器件間的網(wǎng)絡(luò)連通就OK了。
現(xiàn)在，集成IC的功能越來(lái)越來(lái)越強(qiáng)大，在一顆SoC上集成了數(shù)字、模擬和射頻功能，使得PCB上的分立元件正在逐步減少，但是卻對(duì)PCB的生產(chǎn)工藝和PCB元器件的布局、布線要求更加苛刻。
PCB上的銅箔已經(jīng)不再僅僅是扁平化了的實(shí)現(xiàn)器件間相關(guān)網(wǎng)絡(luò)互聯(lián)的銅纜，而是演變成了一個(gè)微波傳輸線網(wǎng)絡(luò)?，F(xiàn)在，PCB Layout已經(jīng)不是如原理圖上所示的2D平面互聯(lián)關(guān)系了，我們畫板時(shí)，需要打開[寫輪眼]，以3D的視界去對(duì)待PCB上的電介質(zhì)、銅箔導(dǎo)線、過孔、元器件之間的傳輸關(guān)系。
開啟了寫輪眼后，PCB上竟然冒出這么多新的名詞來(lái)，傳輸線、串?dāng)_、反射、直流壓降、趨膚效應(yīng)、時(shí)序、疊層、阻抗控制、PDN目標(biāo)阻抗、同步開關(guān)噪聲、過沖、反射、衰減、地彈…… 嚇?biāo)缹殞毩?nbsp;…
接下來(lái)，開始高能燒腦，如果您剛接觸高速PCB設(shè)計(jì)，請(qǐng)?jiān)诶纤緳C(jī)的陪同下觀看，如果由此產(chǎn)生的任何高速PCB設(shè)計(jì)恐懼癥而影響到您的職業(yè)生涯，與老吳扮演的老wu無(wú)關(guān)，O(∩_∩)O~
傳輸線 transmission line
原理圖上兩個(gè)器件之間的網(wǎng)絡(luò)關(guān)系，就是直接在原理圖用連線將器件的pin腳連接起來(lái)，或者直接放置網(wǎng)絡(luò)標(biāo)號(hào)即可
而隨著現(xiàn)在電子產(chǎn)品器件開關(guān)信號(hào)切換頻的提高，信號(hào)上升下降沿變短，在PCB上的走線，并不能再像原理圖所標(biāo)示的那樣，就是一個(gè)短路的導(dǎo)線，信號(hào)從發(fā)送端經(jīng)導(dǎo)線傳輸?shù)浇邮斩?，并不是瞬間到達(dá)了，雖然電磁波在PCB上的傳輸速度很快，但對(duì)于現(xiàn)今以GHz切換的頻率面前，光速都顯得太慢了，就好像人類要在浩瀚的宇宙中旅行一樣，即使宇宙飛船以光速飛行，到達(dá)離太陽(yáng)系最近的恒星比鄰星都需要4.22年。
高速PCB設(shè)計(jì)，信號(hào)會(huì)產(chǎn)生反射，因?yàn)镻CB上的走線是有一定阻抗的，阻抗不連續(xù)便會(huì)導(dǎo)致信號(hào)反射。信號(hào)反射再加上信號(hào)傳輸?shù)臅r(shí)延，便會(huì)導(dǎo)致信號(hào)邏輯的判斷出現(xiàn)問題，就像老wu以前讀書的時(shí)候，到學(xué)校操場(chǎng)里開大會(huì)，學(xué)校領(lǐng)導(dǎo)在臺(tái)上講話，我們能聽到回聲，這就是因?yàn)槁曇舻膫鞑ニ俣认鄬?duì)廣闊的學(xué)校操場(chǎng)來(lái)說，還是太慢了，聲音有延遲，遇到建筑物后有反射回來(lái)，不斷的疊加，最后在廣播里形成了刺耳的嘯叫。所以，對(duì)于PCB上承載著高速信號(hào)的關(guān)鍵信號(hào)線，必須將其當(dāng)做傳輸線來(lái)看待。傳輸線是一種新的理想電路元件，其具有兩個(gè)非常重要的特征：特性阻抗和時(shí)延。
電源分配網(wǎng)絡(luò) power distribution network （PDN）
在原理圖上的電源網(wǎng)絡(luò)連接表示很簡(jiǎn)單，直接放電源網(wǎng)絡(luò)符號(hào)就可以了
而在PCB中的電源網(wǎng)絡(luò)這是這樣的
如果你玩的是單片機(jī)，或者早期的ARM SoC，你可能體會(huì)不到PDN的影響，而現(xiàn)在，主流的智能設(shè)備都是多核心的，頻率已達(dá)2GHz以上，并且諸如DDR4等新的總線技術(shù)正在逐步成為PCB設(shè)計(jì)的主流，最近比較火熱的話題就是Intel、三星、臺(tái)積電正在火拼芯片的制程，10nm、7nm，晶體管的特征尺寸( feature size) 越來(lái)越小，數(shù)字 IC 的集成度越來(lái)越高、速度越來(lái)越快、功耗越來(lái)越大、而內(nèi)核電壓卻越來(lái)越低,摩爾定律并沒有失效，這種趨勢(shì)在將來(lái)很長(zhǎng)一段時(shí)間內(nèi)依然會(huì)延續(xù)。
IC的核心電壓雖然降低了，但是消耗的電流卻在逐步的增大，對(duì)于集成超過20億個(gè)晶體管的IC , IC的平均消耗電源電流大于 130 A, 相對(duì)于平均電流而言，隨著更快的核心開關(guān)頻率的增長(zhǎng)，其內(nèi)核的瞬態(tài)電流消耗大約10的12次方安培/s，老wu直接嚇尿了…
再加上內(nèi)核(core)電源電壓越來(lái)越低，目前已經(jīng)低于1V。數(shù)字IC的這些特點(diǎn)導(dǎo)致了 PI(power integrity)問題的出現(xiàn)。PI 問題又與SI(signal integrity)、RE(radiated emission)問題等密切相關(guān).這就對(duì)高速高密度 PCB 上的 PDN ( power distribution /delivery network) 設(shè)計(jì)提出了越來(lái)越高的要求.
正確設(shè)計(jì)的電源分配網(wǎng)絡(luò)（PDN）能為CPU運(yùn)行所需的瞬態(tài)電流提供足夠低的阻抗路徑。由這些電流與PCB的PDN阻抗的相互作用導(dǎo)致的電壓噪聲必須保持在CPU器件手冊(cè)所規(guī)定的工作電壓范圍內(nèi)，以防止CPU運(yùn)行異常。
我們?cè)谠O(shè)計(jì)PCB時(shí)，需要精心設(shè)計(jì)電源分配網(wǎng)絡(luò)網(wǎng)絡(luò)（PDN）以最小化所關(guān)心頻率范圍內(nèi)的目標(biāo)阻抗。 適當(dāng)?shù)腜DN設(shè)計(jì)可防止在正常工作條件下發(fā)生的電壓瞬變期間違反芯片手冊(cè)上所要求的Vmin或Vmax，避免IC工作異常。
疊層
原理圖并未有標(biāo)注出你的PCB的物理結(jié)構(gòu)信息，PCB的成品厚度，電源層、地層、信號(hào)層的層疊結(jié)構(gòu)將由PCB設(shè)計(jì)工程師來(lái)確定，而層疊結(jié)構(gòu)的合理性將顯著影響PCB信號(hào)質(zhì)量和性能。
PCB疊層設(shè)計(jì)在整個(gè)PCB設(shè)計(jì)流程中扮演著核心角色，合理的PCB疊層設(shè)計(jì)是實(shí)現(xiàn)產(chǎn)品最佳性能的最重要的方法之一。 使用不適當(dāng)?shù)陌宀?，信?hào)層與對(duì)應(yīng)的參考平面層的間距合理性等等，將顯著降低信號(hào)傳輸?shù)耐暾?，增加EMI輻射和串?dāng)_，并且產(chǎn)品更容易受到外部噪聲的影響，從而大大降低產(chǎn)品的可制造性和長(zhǎng)期可靠性，因此，作為一位優(yōu)秀的PCB設(shè)計(jì)攻城師，必須對(duì)PCB結(jié)構(gòu)和板材選擇和成本的因素有良好的了解。
去耦電容
更讓老wu受不了的是去耦電容，在原理圖上，去耦電容可以成組的擺放，如下圖DDR內(nèi)存的去耦電容原理圖所示，復(fù)制粘貼復(fù)制粘貼，好愜意，O(∩_∩)O~
這么多電容，在PCB上該怎么擺放？也許PCB Layout指南手冊(cè)會(huì)告訴你，去耦電容要盡量靠近IC的引腳，并且越短越好。
但有時(shí)受IC走線影響，去耦電容沒法靠近IC擺放，為了留出信號(hào)走線通道，不得不將去耦電容挪遠(yuǎn)一點(diǎn)，但又怕電容離引腳太遠(yuǎn)了，會(huì)不會(huì)有問題，心里又沒底。
電容器的擺放應(yīng)該根據(jù)電容值的不同而區(qū)別對(duì)待，小電容應(yīng)該距離芯片供電引腳近一些，大電容則可以適當(dāng)遠(yuǎn)離一些也沒關(guān)系，這是因?yàn)殡娙萦幸粋€(gè)重要的概念—去耦半徑，這個(gè)半徑就是去耦電容能夠起到有效去耦的距離范圍，如果去耦電容擺放離芯片供電引腳超出其去耦半徑，電容則起不到應(yīng)有的去耦作用。
同步開關(guān)噪聲 Synchronizing Switching Noise （SSN）
當(dāng)芯片的多個(gè)I/O口同時(shí)同向翻轉(zhuǎn)，比如從1到0的切換時(shí)候，多個(gè)I/O的buffer同時(shí)消耗的電流疊加在電源和地的Pin腳上產(chǎn)生一個(gè)較大的電流，這個(gè)變化的電流在封裝和Pin腳的寄生電感L上會(huì)形成一個(gè)噪聲電壓dV=L*dI/dt，這就是同步開關(guān)噪聲(SSN)，SSN通常通過引起信號(hào)失真導(dǎo)致信號(hào)完整性降低 , 從而減少系統(tǒng)的噪聲容限。
延時(shí)和時(shí)序錯(cuò)誤
延時(shí)是指信號(hào)在PCB板的導(dǎo)線上以有限的速度傳輸，信號(hào)從發(fā)送端發(fā)出到達(dá)接收端，其間存在一個(gè)傳輸延遲。信號(hào)的延遲會(huì)對(duì)系統(tǒng)的時(shí)序產(chǎn)生影響，傳輸延遲主要取決于導(dǎo)線的長(zhǎng)度和導(dǎo)線周圍介質(zhì)的介電常數(shù)。在高速數(shù)字系統(tǒng)中，信號(hào)傳輸線長(zhǎng)度是影響時(shí)鐘脈沖相位差的最直接因素，時(shí)鐘脈沖相位差是指同時(shí)產(chǎn)生的兩個(gè)時(shí)鐘信號(hào)，到達(dá)接收端的時(shí)間不同步。時(shí)鐘脈沖相位差降低了信號(hào)沿到達(dá)的可預(yù)測(cè)性，如果時(shí)鐘脈沖相位差太大，會(huì)在接收端產(chǎn)生錯(cuò)誤的信號(hào)，傳輸線時(shí)延已經(jīng)成為時(shí)鐘脈沖周期中的重要部分，過多的信號(hào)延遲或者信號(hào)延遲不匹配可能導(dǎo)致時(shí)序錯(cuò)誤和邏輯器件功能混亂。
回流路徑
信號(hào)回流路徑，即return current。高速數(shù)字信號(hào)在傳輸時(shí)，信號(hào)的流向是從驅(qū)動(dòng)器沿PCB傳輸線到負(fù)載，再由負(fù)載沿著地或電源通過最短路徑返回驅(qū)動(dòng)器端。這個(gè)在地或電源上的返回信號(hào)就稱信號(hào)回流路徑。
PCB上每個(gè)從transceiver出發(fā)到receiver的信號(hào)必須最終回到transceiver一端，任何信號(hào)都需要這個(gè)回流路徑。如果把驅(qū)動(dòng)芯片發(fā)出信號(hào)的那個(gè)pin腳視作電壓源的正極，把驅(qū)動(dòng)芯片的GND腳視為電壓源的負(fù)極，把接收芯片收到信號(hào)的那個(gè)pin腳視為負(fù)載的一級(jí)，把接收芯片的GND腳視為負(fù)載的另一級(jí)，整個(gè)信號(hào)回路就可以視為我們最常見的電壓源驅(qū)動(dòng)的負(fù)載電路。也就是說，在驅(qū)動(dòng)和接收芯片的GND腳之間，存在電流流動(dòng)。這個(gè)電流流動(dòng)就構(gòu)成了地電平面上的信號(hào)回流路徑。
地電平反彈噪聲和回流噪聲
在電路中有較大的電流涌動(dòng)時(shí)會(huì)引起地平面反彈噪聲，如大量芯片的輸出同時(shí)開啟時(shí)，將有一個(gè)較大的瞬態(tài)電流在芯片與板的電源平面流過，芯片封裝與電源平面的電感和電阻會(huì)引發(fā)電源噪聲，這樣會(huì)在真正的地平面上產(chǎn)生電壓的波動(dòng)和變化，這個(gè)噪聲會(huì)影響其他元件的動(dòng)作。負(fù)載電容的增大、負(fù)載電阻的減小、地電感的增大、同時(shí)開關(guān)器件數(shù)目的增加均會(huì)導(dǎo)致地彈的增大。
由于地電平面(包括電源和地)分割，例如地層被分割為數(shù)字地、模擬地、屏蔽地等，當(dāng)數(shù)字信號(hào)走到模擬地線區(qū)域時(shí)，就會(huì)生成地平面回流噪聲。同樣，電源層也可能會(huì)被分割為2.5 V，3.3 V，5 V等。所以在多電壓PCB設(shè)計(jì)中，對(duì)地電平面的反彈噪聲和回流噪聲需要特別注意。
接地
原理圖上的接地很簡(jiǎn)單，直接用接地符號(hào)表示出來(lái)就可以了，而接地在PCB上的處理卻極其復(fù)雜，也有很多所謂的接地概念：數(shù)字地、模擬地、功率地、RF地、浮動(dòng)地、大地、機(jī)架地等等，把人都搞暈乎了
對(duì)于數(shù)字電路來(lái)說，老wu覺得，PCB上并沒有接地這么一個(gè)概念，地是農(nóng)民伯伯種糧食的地方，還記得小時(shí)候?qū)W過的這首詩(shī)嗎？鋤禾日當(dāng)午，汗滴禾下土（鋤禾是誰(shuí)？當(dāng)午又是哪位？為什么汗又會(huì)滴在下土的身上？想不到古人也這么會(huì)玩 ( ′???`) ）。
鋤大地才是真正的地，PCB上我們應(yīng)該忘記接地這么個(gè)概念，而應(yīng)該將其視為0V參考及信號(hào)回流路徑。
好吧，估計(jì)很多同學(xué)看到這都快睡著了，像什么過沖、趨膚效應(yīng)、反射、熱設(shè)計(jì)等等的概念，老wu會(huì)在博客系列文章中陸續(xù)結(jié)合Hyperlynx來(lái)仿真解釋，單單說概念性的東西，是在太乏味了，更不用說各類總線協(xié)議了，像什么USB、HDMI、PCI EXPRESS、SERIAL ATA、JEDEC等等所關(guān)聯(lián)的SI/PI/EMC/熱設(shè)計(jì)等等問題，得把人搞瘋咯
為什么要在PCB設(shè)計(jì)流程中引入仿真手段呢
現(xiàn)在的高速數(shù)字電路越來(lái)越復(fù)雜，產(chǎn)品生命周期迭代間隔越來(lái)越短，智能手機(jī)更新?lián)Q代基本一年一換，每一代都會(huì)引入新的技術(shù)，PCB上各個(gè)功能模塊之間的高速互聯(lián)總線速率越來(lái)越快，對(duì)PCB的制造工藝要求也越來(lái)越高，現(xiàn)在打樣一塊高速高密樣板再加上樣品的SMT價(jià)格費(fèi)用和時(shí)間周期，相對(duì)于之前我們玩單片機(jī)時(shí)的兩層板來(lái)說，費(fèi)用和時(shí)間周期的成本都要高出許多。
以前，我們畫完原理圖，就直接進(jìn)入到PCB Layout中，Layout完成之后，稍微做些確認(rèn)就可以投板打樣了，如果樣板回來(lái)在調(diào)試過程中發(fā)現(xiàn)有原理性問題或者封裝尺寸錯(cuò)誤，我們大可以通過飛線的方法來(lái)補(bǔ)救
而對(duì)于現(xiàn)在高速信號(hào)的PCB，如果在樣板中因SI/PI問題造成的系統(tǒng)錯(cuò)誤，我們很難通過飛線來(lái)解決了，我們只能通過儀器的測(cè)量，預(yù)估信號(hào)完整性問題到底出現(xiàn)在哪里，再打一板試試看看看運(yùn)氣和人品如何了，O(∩_∩)O~
在設(shè)計(jì)流程中的引入仿真手段與原型開發(fā)
為了確保電路設(shè)計(jì)的成功，消除昂貴的再版代價(jià)及潛在設(shè)計(jì)失敗風(fēng)險(xiǎn)，就必須在設(shè)計(jì)流程的每個(gè)階段進(jìn)行周密的計(jì)劃與評(píng)估。盡管沒有能夠替代提供測(cè)量并評(píng)估最終行為的實(shí)際原型的方法，但電路仿真給出了一個(gè)成本低、高效率的方法，能夠在進(jìn)入更為昂貴費(fèi)時(shí)的原型開發(fā)階段之前，找出問題所在。因此最佳的設(shè)計(jì)流程需要將仿真與原型開發(fā)結(jié)合進(jìn)行。
原型開發(fā)階段幫助工程師在產(chǎn)品進(jìn)入市場(chǎng)之前，發(fā)現(xiàn)其存在的問題。在設(shè)計(jì)流程中加入仿真步驟，就能夠預(yù)測(cè)并且更好地理解電路行為、對(duì)假設(shè)的情形進(jìn)行實(shí)驗(yàn)、優(yōu)化關(guān)鍵電路、對(duì)難以測(cè)量的屬性進(jìn)行特性研究，從而可以減少設(shè)計(jì)錯(cuò)誤，加快設(shè)計(jì)進(jìn)展。
預(yù)測(cè)電路行為
仿真的主要目的是預(yù)測(cè)并理解電路的行為。符合行業(yè)標(biāo)準(zhǔn)的SPICE仿真，或者其他類型的電路仿真（如IBIS模型），例如微控制器和VHDL的協(xié)仿真，能夠完成這一主要目標(biāo)。仿真永遠(yuǎn)也不會(huì)替代原型開發(fā)，這是因?yàn)楝F(xiàn)實(shí)世界中的某些效應(yīng)，包括串?dāng)_、噪聲、諧振等，要在仿真中對(duì)它們進(jìn)行建模十分困難、費(fèi)時(shí)，或是代價(jià)過于昂貴。但是，仿真確實(shí)提供了理解給定電路行為和特性的基本方法。利用這種思路，工程師能夠在進(jìn)入更為復(fù)雜的原型開發(fā)階段之前，找出并修正存在于設(shè)計(jì)中的基本錯(cuò)誤。
仿真可以真實(shí)地反映電路特性，能極其方便、快捷、經(jīng)濟(jì)地實(shí)現(xiàn)電路結(jié)構(gòu)的優(yōu)化設(shè)計(jì)，這對(duì)縮短電子產(chǎn)品的開發(fā)周期，降低電子產(chǎn)品的開發(fā)費(fèi)用，提高電子產(chǎn)品的綜合性能，參與產(chǎn)品的市場(chǎng)競(jìng)爭(zhēng)，都有著十分重要的意義。
理論 OR 工具
no money no talk，no 理論 no 仿真，仿真工具只是方便了我們對(duì)理論模型的計(jì)算和驗(yàn)證工作，沒有理論基礎(chǔ)，就算你照著操作手冊(cè)仿真出了結(jié)果，但無(wú)法對(duì)仿真結(jié)果做分析判斷，一切都白搭。
如果你具備了仿真理論基礎(chǔ)，對(duì)于簡(jiǎn)單的仿真目標(biāo)，可以不用依賴仿真軟件，直接手算都可以，或者利用excel或者vbs來(lái)寫一些簡(jiǎn)單的輔助計(jì)算工具，只要你愿意，用算盤來(lái)計(jì)算制造原子彈都可以，O(∩_∩)O~，但對(duì)于復(fù)雜的仿真來(lái)說，沒人那么干的，至少項(xiàng)目時(shí)間不允許你裝逼，所以，理論是基礎(chǔ)，而強(qiáng)大而完善的仿真工具能極大提高我們的仿真效率。
對(duì)于要立志深入鉆研仿真的同學(xué)來(lái)說，去Amazon.com 上搜索“signal integrity”,然后將相關(guān)搜索到的電子書下載下來(lái)慢慢看，老wu發(fā)現(xiàn)這老外對(duì)這一塊研究的實(shí)在是太深入了， 簡(jiǎn)直到了令人發(fā)指的地步，信號(hào)完整性的方方面面都有一本幾百頁(yè)厚厚的書等著你啃，有專門說接地的、專門講傳輸線的、專門講PDN的、有專門講走線及過孔電流的等等，還有DesignCon的資料文檔等等，都是不錯(cuò)的東西
而Layout可以從IC原廠的Design Layout Guide開始，包括TI、飛思卡爾、Altera、高通等的設(shè)計(jì)手冊(cè)，都有設(shè)計(jì)SI/PI/EMC方面的講解，再結(jié)合李玉山翻譯的那本《信號(hào)完整性與電源完整性分析(第二版)》、于博士的信號(hào)完整性揭秘來(lái)入門，然后通過Hyperlynx去驗(yàn)證理論知識(shí)。
SI/PI仿真工程師 OR 高級(jí)Layout
老wu為什么推薦廣大Layout攻城獅學(xué)習(xí)仿真技術(shù)，而不一定要往專職仿真這塊發(fā)展。
因?yàn)殡S著高速電路的速度增快以及芯片電源電壓的降低，高速電路的電源及信號(hào)完整性已然成為PCB設(shè)計(jì)成功與否的重要關(guān)鍵。正如忘了哪位大神說的那樣，只有兩種PCB設(shè)計(jì)攻城獅，一種是已經(jīng)遇到過信號(hào)完整性問題的攻城獅，另一種是即將遇到信號(hào)完整性問題的攻城獅。
現(xiàn)在，高速高密電路越來(lái)越多，如果只是對(duì)EDA軟件熟練掌握，能夠快速的把板子布通，已經(jīng)不能滿足要求了，所以，現(xiàn)在但凡薪資待遇高一點(diǎn)的職位，都需要具備SI、PI、EMC相關(guān)的設(shè)計(jì)知識(shí)。
而專職SI、PI仿真工程師來(lái)說，都是大公司在玩，真的需要具備良好的理論知識(shí)的，需要掌握仿真模型，儀器測(cè)量等等，反正就是屬于需要深入研究型的職位，不太符合老wu我的性格，而且具備專業(yè)仿真團(tuán)隊(duì)的公司都是大公司，一般的小公司玩不起高級(jí)的測(cè)試設(shè)備，太貴了。
反正就是高級(jí)Layout比專職仿真好找工作就是了，O(∩_∩)O~
EDA365論壇上有關(guān)于仿真職業(yè)的討論，非常精彩，大家可以參考一下 http://www.eda365.com/thread-4041-1-3.html
為什么選Hyperlynx？
目前市面上用于PCB板級(jí)仿真的軟件很多，如Hyperlynx、Sigrity、SIwave、CST Studio、SISSoft、ADS等等，但老wu個(gè)人推薦以Hyperlynx作為仿真入門的首選，Hyperlynx雖然不算仿真軟件中最牛X 的，但很容易上手，良好易用的界面和向?qū)Чδ?，不?huì)被復(fù)雜的仿真參數(shù)設(shè)置而搞暈。而且國(guó)外的很多IC原廠如意法半導(dǎo)體、Xilinx，altera，micron等等都有以Hyperlynx來(lái)仿真的例子教程，再加上目前國(guó)內(nèi)關(guān)于Hyperlynx的教程也豐富一些，比較容易上手。Hyperlynx就像一個(gè)有不錯(cuò)顏值（雖然算不上驚艷）的鄰家姑娘，容易把到手，內(nèi)可以啪啪啪，外可以秀顏值，關(guān)鍵是要求不高好養(yǎng)活，O(∩_∩)O~
Hyperlynx都有哪些福利？
HyperLynx提供了一套完整的分析和驗(yàn)證軟件，可滿足PCB工程師在電路板設(shè)計(jì)流程中的任何需求。HyperLynx按照其功能來(lái)分，主要包含四大部分：信號(hào)完整性仿真、電源完整性仿真、電磁兼容仿真和熱仿真。
對(duì)應(yīng)的產(chǎn)品模塊有：Hyperlynx SI（信號(hào)完整性分析工具）、Hyperlynx PI （電源完整性分析工具）、Hyperlynx 3D （3D電磁分析工具）、Hyperlynx Analog （模擬/混合電路仿真）、Hyperlynx DRC （設(shè)計(jì)規(guī)則檢查）、Hyperlynx Thermal （PCB熱分析工具）。
Hyperlynx SI
Hyperlynx SI包括前仿真LineSim、后仿真BoardSim分析功能。解決潛在的信號(hào)完整性（SI）問題、時(shí)序（ Timing ） ，串?dāng)_（Crosstalk）、EMC問題，分析信號(hào)的頻率可以從0Hz到數(shù)十千兆Hz。提供有豐富的Design Kit，包括PCIE, SATA,SAS,RapidI/O等SERDES接口，DDR,DDR2,DDR3，DDR4，PCI‐X等高速同步通信接口。
主要特點(diǎn):
業(yè)界公認(rèn)的易用性
傳輸線特征阻抗，耦合，頻域損耗模型的精確構(gòu)建
豐富的參數(shù)掃描分析
優(yōu)化的阻抗匹配端接方案推薦
集成的DDRx Wizard分析功能，快速完成DDR，DDR2，DDR3，DDR4，LPDDR，LPDDR2接口的時(shí)序驗(yàn)證，波形分析
業(yè)界領(lǐng)先的SERDES分析能力，包括Fast Eye 眼圖分析、IBIS‐AMI、S參數(shù)、SPICE仿真、，誤碼率預(yù)測(cè)
先進(jìn)的單過孔，差分過孔模型建構(gòu)
與CES系統(tǒng)的無(wú)縫整合
兼容目前主流的PCB設(shè)計(jì)工具:
Mentor Graphics PADS layout, Xpedition PCB
Cadence Allegro, SPECCTRA and OrCAD Layout
Altium Protel and P‐CAD
Intercept Pantheon
Zuken CADStar、Visula and CR3000/5000 PWS
LineSim的主要特點(diǎn):
業(yè)界領(lǐng)先的易用性
業(yè)界最多的模型支持：IBIS、EBD、PML、SPICE、VHDL‐AMS、S‐Param…
信號(hào)完整性，串?dāng)_，時(shí)序和EMC分析（8.0版本增加電源完整性分析）
阻抗、端接，拓?fù)湓O(shè)計(jì)和優(yōu)化
DDR2 Derating分析
加擾激勵(lì)源：階躍，周期，PRBS，USB2.0兼容，8B/10B，自定義
眼圖及眼圖模板
傳輸線損耗精確建模：趨膚效應(yīng)，介質(zhì)損耗
最壞情況眼圖和誤碼率分析
先進(jìn)的過孔物理結(jié)構(gòu)建模
S‐Param模型輸出和Touchstone Model Viewer
波形自動(dòng)測(cè)量
建立Constraint模板，通過CES與Mentor的PCB設(shè)計(jì)流程緊密結(jié)合
BoardSim的主要特點(diǎn):
全板快速分析，不需要模型，產(chǎn)出檢測(cè)報(bào)告
全板細(xì)節(jié)分析，需要模型，產(chǎn)出檢測(cè)報(bào)告
交互式全板分析，需要模型，產(chǎn)出波形
多板分析
輸出問題線路至LineSim中進(jìn)行詳細(xì)的What If分析
Hyperlynx PI
Hyperlynx PI包括前仿真LineSim，后仿真BoardSim功能，解決潛在的電源完整性（PI）問題，包括DC Drop分析、AC Decoupling分析、平面噪聲傳播分析、過孔旁路（Bypass ）分析，以及電源供應(yīng)網(wǎng)絡(luò)（PDN）、過孔S‐Parameter、Spice模型提取功能
主要特點(diǎn):
業(yè)界公認(rèn)的易用性
供電平面結(jié)構(gòu)的精確建模
銅面損耗引起的直流壓降（DC Drop）分析
確定過大的電流密度區(qū)域
多點(diǎn)分析供電網(wǎng)絡(luò)的阻抗曲線
確定合適的電容選取、布局、焊接方法和疊層設(shè)計(jì)
仿真噪聲通過IC管腳、過孔在平面層上的傳播
提取供電電路（PDN）模型
建立精確的過孔模型，考慮旁路影響，平面諧振因素
HyperLynx DRC
HyperLynx DRC是高性能的EMI/EMC分析設(shè)計(jì)工具，具有專家系統(tǒng)的功能，可提供多種類型的電磁分析，并根據(jù)相關(guān)條件計(jì)算出電磁輻射的頻譜圖。
HyperLynx DRC內(nèi)嵌EMC專家知識(shí)庫(kù)，可以實(shí)現(xiàn)PCB板級(jí)設(shè)計(jì)EMC檢查，報(bào)告出設(shè)計(jì)中對(duì)EMC設(shè)計(jì)準(zhǔn)則的違規(guī)，并且指出可能的解決方案；支持常見的建模方式，也可以簡(jiǎn)單地指定元件管腳模型的相關(guān)參數(shù)迅速建立分析模型。
產(chǎn)品特點(diǎn):
完整的PCB 板EMC 分析工具
掃描設(shè)計(jì)標(biāo)記潛在EMC 問題
基于UMR（University of Missouri, Rolla）算法定量分析EMI等級(jí)
兼容目前主流的PCB設(shè)計(jì)流程
提供強(qiáng)大的API，支持開發(fā)復(fù)雜的EMI，SI DRC規(guī)則
Hyperlynx Thermal
Hyperlynx Thermal用于對(duì)PCB的熱效應(yīng)進(jìn)行準(zhǔn)確而可靠的分析。通過確定印刷電路板的溫度及其梯度分析，元件和焊點(diǎn)的溫度，設(shè)計(jì)工程師可以方便地定位并且解決設(shè)計(jì)中潛在的散熱問題從而增加產(chǎn)品最大失效時(shí)間（MTBF，減少重復(fù)設(shè)計(jì)次數(shù)。由于采用局部變步長(zhǎng)的有限元微分算法，計(jì)算速度與傳統(tǒng)有限元算法比較有了很大提升。針對(duì)熱傳導(dǎo)、對(duì)流和輻射等情況，并考慮器件加裝散熱裝置的影響，Hyperlynx Thermal可以迅速建立復(fù)雜的三維氣流與熱場(chǎng)模型。
Hyperlynx 3D EM
Hyperlynx 3D EM(IE3D)是一款用于3D結(jié)構(gòu)的電磁場(chǎng)仿真優(yōu)化工具，基于矩量法（MOM）求解積分形式的麥克斯韋方程組，屬于全波電磁仿真分析軟件。MOM精度很高，能解決廣泛的電磁問題，同時(shí)針對(duì)特定問題，Hyperlynx 3D EM(IE3D)又開發(fā)了Fast EM，AIMS等快速算法功能，進(jìn)一步提高計(jì)算速度，減少計(jì)算時(shí)間。
基于其核心技術(shù)以及優(yōu)化算法，Hyperlynx 3D EM(IE3D)已經(jīng)成為MMIC，RFIC，LTCC，SI，PACKAGE，HTS，SOP，SIP，IC互聯(lián)等微波電路以及RFID天線，無(wú)線天線，微帶天線設(shè)計(jì)的一種標(biāo)準(zhǔn)仿真分析工具。
主要功能
天線分析設(shè)計(jì)
陣列天線分析
微波器件分析
單片微波集成電路MMIC
射頻集成電路RFIC
低溫陶瓷共燒LTCC
信號(hào)完整性SI
PBG結(jié)構(gòu)分析
封裝package (SOP SIP)
高溫超導(dǎo)HTS
IC互聯(lián)
EMC/EMI
產(chǎn)品特色
● 直觀友好的前處理界面
● 微帶模型庫(kù)，如傳輸線，分支結(jié)構(gòu)，拐角等
● 具備布爾操作功能，編輯復(fù)雜模型
● 參數(shù)化建模，通過修改參數(shù)來(lái)改變幾何結(jié)構(gòu)
● 提供各種模型的CAD導(dǎo)入接口
Cadence Allegro
AWR Microwave Office
Autocad Dxf
GDSII
sat
GERBER
強(qiáng)大的后處理
● 直觀漂亮的結(jié)果顯示
電流分布（動(dòng)態(tài)，靜態(tài)顯示）
近場(chǎng)分布（任意切片）
時(shí)域信號(hào)波形顯示
輻射方向圖（2D，3D圖形）
端口參數(shù)（Z，Y，S參數(shù)）
● 各種坐標(biāo)系
直角坐標(biāo)系
極坐標(biāo)系
smith原圖
● 圖形編輯
縮放
標(biāo)記
最大值，最小值設(shè)定
增量設(shè)定
優(yōu)秀的求解控制
● 均勻，非均勻的矩形，三角形網(wǎng)格自動(dòng)劃分技術(shù)
● AEC模型邊緣網(wǎng)格細(xì)化技術(shù)
● De-embedding 技術(shù)精確提取電路參數(shù)
● 有限地面，差分端口定義，準(zhǔn)確模擬PCB印制板ground
● 超薄，高介電常數(shù)介質(zhì)層定義，厚度可低達(dá)0.1um，介電常數(shù)高達(dá)1000
● Periodic boundary周期性邊界條件
● Spice及RLC等效電路參數(shù)提取
● 豐富的優(yōu)化算法，優(yōu)化各種電特性參數(shù)
GA
Powell
Random
Adaptive EM Optimizer
● 自適應(yīng)寬頻帶掃描技術(shù)
● 多節(jié)點(diǎn)多CPU并行計(jì)算，提高計(jì)算規(guī)模
OK，關(guān)于為什么要進(jìn)行PCB的仿真，為什么要用HyperLynx來(lái)仿真，不知忽悠你明白了沒。
不明白也沒關(guān)系，這只是老wu用HyperLynx撩SI/PI/EMC系列文章的開篇，后續(xù)老wu的博客（www.mr-wu.cn）會(huì)陸續(xù)出連載博文，以一位小白Layout的角度，基于HyperLynx這個(gè)大殺器，將信號(hào)完整性、電源完整性及相關(guān)的電磁兼容設(shè)計(jì)的知識(shí)點(diǎn)擼順。
寫技術(shù)性的文章，是非常耗費(fèi)精力的，不像寫玄幻小說，可以隨便開吹，好吧，即使是能夠隨便開吹的，你也得能夠有依有據(jù)能自圓其說吧，例如老wu這幾天正在追的一部電視?。汗泶禑糁^古城，雖然是一部有點(diǎn)玄幻的驚悚小說，但其作者天下霸唱在寫這篇小說時(shí)，還是下了很多功夫的，認(rèn)真鉆研了很多古籍資料。
所以，為了保證技術(shù)的正確性，老wu也得必須查找引用很多資料，這將是一份非常耗費(fèi)精力的事情，還真得不時(shí)要嚼兩顆六味地黃丸補(bǔ)補(bǔ)精力，So，對(duì)于后續(xù)的《老wu用HyperLynx撩SI/PI/EMC》系列文章，老wu打算探索一下付費(fèi)閱讀的模式，象征性的收下費(fèi)用。
收費(fèi)標(biāo)準(zhǔn)，根據(jù)內(nèi)容的復(fù)雜度收5-10軟妹幣不等，對(duì)于付費(fèi)閱讀的讀者，老wu還會(huì)免費(fèi)贈(zèng)送一些仿真輔助應(yīng)用程序，比如計(jì)算走線與過孔載流及溫升的app、計(jì)算電容去耦半徑及PDN目標(biāo)阻抗的app等等，免費(fèi)贈(zèng)送給付費(fèi)閱讀的朋友，對(duì)于這個(gè)收費(fèi)，老wu也想看看網(wǎng)友們的意見，大家可以在博客里給老wu發(fā)評(píng)論，或者直接微信@老wu
重大福利，凡是到老wu的微店（https://weidian.com/i/2019798819?wfr=c&ifr=itemdetail）購(gòu)買了《Hyperlynx高速電路仿真實(shí)戰(zhàn)》這本書+仿真配套視頻+PCB設(shè)計(jì)視頻套餐的朋友，都能夠免費(fèi)閱讀《老wu用HyperLynx撩SI/PI/EMC》系列文章，并或者仿真輔助工具。
好了，沒時(shí)間解釋了，快上車，老wu下一篇用HyperLynx撩SI/PI/EMC系列文章就要放出了，還沒買書的趕緊去老wu的微店買買買吧，O(∩_∩)O~
聯(lián)系客服
