国产一级a片免费看高清,亚洲熟女中文字幕在线视频,黄三级高清在线播放,免费黄色视频在线看

打開APP
userphoto
未登錄

開通VIP,暢享免費電子書等14項超值服

開通VIP
六十進制分秒計數(shù)器
六十進制分秒計數(shù)器:
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNAL.ALL;

ENTITY clock60 IS
PORT(clk,clr : IN STD_LOGIC;
          s1 : OUT STD_LOGIC_VECTOR(3 DOWNTO 0);
         s10 : OUT STD_LOGIC_VECTOR(2 DOWNTO 0);
          co : OUT STD_LOGIC);
END clock60;

ARCHITECTURE art OF clock60 IS
SIGNAL s1_temp : STD_LOGIC_VECTOR(3 DOWNTO 0);
SIGNAL s10_temp : STD_LOGIC_VECTOR(2 DOWNTO 0);
BEGIN 
  PROCESS(clk,clr)
  BEGIN
    IF(clr='1')THEN
       s1_temp <= "0000";
       s10_temp <= "000";
    ELSIF(clk'EVENT AND clk='1')THEN
        IF(s1=9)THEN
           s1_temp <="0000";
           IF(s10_temp=5)THEN
               s10_temp="000";
           ELSE 
               s10_temp <= s10_temp+1;
           END IF;
        ELSE
            s1_temp <= s1_temp+1;
        END IF;
    END IF;
  END PROCESS;
  s1 <= s1_temp;
  s10 <= s10_temp;
  co <= '1' WHEN(s10_temp=5 AND s1_temp=9) ELSE
      '0';
END art;

本站僅提供存儲服務(wù),所有內(nèi)容均由用戶發(fā)布,如發(fā)現(xiàn)有害或侵權(quán)內(nèi)容,請點擊舉報。
打開APP,閱讀全文并永久保存 查看更多類似文章
猜你喜歡
類似文章
計數(shù)器的VHDL設(shè)計
交通燈fpga——托普信息技術(shù)職業(yè)學(xué)院精品課程
VHDL分頻器
EDA期末試卷及答案
VHDL與Verilog硬件描述語言TestBench的編寫
利用Quartus設(shè)計4位同步二進制加法計數(shù)器
更多類似文章 >>
生活服務(wù)
分享 收藏 導(dǎo)長圖 關(guān)注 下載文章
綁定賬號成功
后續(xù)可登錄賬號暢享VIP特權(quán)!
如果VIP功能使用有故障,
可點擊這里聯(lián)系客服!

聯(lián)系客服