| 詞條簡介 MII (Media Independent Interface(介質(zhì)無關(guān)接口);或稱為媒體獨立接口,它是IEEE-802.3定義的以太網(wǎng)行業(yè)標準。它包括一個數(shù)據(jù)接口,以及一個MAC和PHY 之間的管理接口。數(shù)據(jù)接口包括分別用于發(fā)送器和接收器的兩條獨立信道。每條信道都有自己的數(shù)據(jù)、時鐘和控制信號。MII數(shù)據(jù)接口總共需要16個信號。管理 接口是個雙信號接口:一個是時鐘信號,另一個是數(shù)據(jù)信號。通過管理接口,上層能監(jiān)視和控制PHY。MII (Management interface)只有兩條信號線。 MII標準接口用于連快Fast Ethernet MAC-block與PHY。"介質(zhì)無關(guān)"表明在不對MAC硬件重新設(shè)計或替換的情況下,任何類型的PHY設(shè)備都可以正 常工作。在其他速率下工作的與 MII等效的接口有:AUI(10M 以太網(wǎng))、GMII(Gigabit 以太網(wǎng))和XAUI(10-Gigabit 以太網(wǎng))。 MII總線 在IEEE802.3中規(guī)定的MII總線是一種用于將不同類型的PHY與相同網(wǎng)絡(luò)控制器(MAC)相連接的通用總線。網(wǎng)絡(luò)控制器可以用同樣的硬件接口與任何PHY進行連接。 MII相關(guān)接口介紹 以太網(wǎng)媒體接口有:MII RMII SMII GMII 所有的這些接口都從MII而來,MII是(Medium Independent Interface)的意思,是指不用考慮媒體是銅軸、光纖、電纜等,因為這些媒體處理的相關(guān)工作都有PHY或者叫做MAC的芯片完成。 MII支持10兆和100兆的操作,一個接口由14根線組成,它的支持還是比較靈活的,但是有一個缺點是因為它一個端口用的信號線太多,如果一個8端口的 交換機要用到112根線,16端口就要用到224根線,到32端口的話就要用到448根線,一般按照這個接口做交換機,是不太現(xiàn)實的,所以現(xiàn)代的交換機的 制作都會用到其它的一些從MII簡化出來的標準,比如RMII、SMII、GMII等。 RMII是簡化的MII接口,在數(shù)據(jù)的收發(fā)上它比MII接口少了一倍的信號線,所以它一般要求是50兆的總線時鐘。RMII一般用在多端口的交換機,它不 是每個端口安排收、發(fā)兩個時鐘,而是所有的數(shù)據(jù)端口公用一個時鐘用于所有端口的收發(fā),這里就節(jié)省了不少的端口數(shù)目。RMII的一個端口要求7個數(shù)據(jù)線,比 MII少了一倍,所以交換機能夠接入多一倍數(shù)據(jù)的端口。和MII一樣,RMII支持10兆和100兆的總線接口速度。 SMII是由思科提出的一種媒體接口,它有比RMII更少的信號線數(shù)目,S表示串行的意思。因為它只用一根信號線傳送發(fā)送數(shù)據(jù),一根信號線傳輸接受數(shù)據(jù), 所以在時鐘上為了滿足100的需求,它的時鐘頻率很高,達到了125兆,為什么用125兆,是因為數(shù)據(jù)線里面會傳送一些控制信息。SMII一個端口僅用4 根信號線完成100信號的傳輸,比起RMII差不多又少了一倍的信號線。SMII在工業(yè)界的支持力度是很高的。同理,所有端口的數(shù)據(jù)收發(fā)都公用同一個外部 的125M時鐘。 GMII是千兆網(wǎng)的MII接口,這個也有相應(yīng)的RGMII接口,表示簡化了的GMII接口。 MII工作原理 “媒體獨立”表明在不對MAC硬件重新設(shè)計或替換的情況下,任何類型的PHY設(shè)備都可以正常工作。包括分別用于發(fā)送器和接收器的兩條獨立信道。每條信道都有自己的數(shù)據(jù)、時鐘和控制信號。 MII數(shù)據(jù)接口總共需要16個信號,包括TX_ER,TXD,TX_EN,TX_CLK,COL,RXD,RX_EX,RX_CLK,CRS,RX_DV等。 MII以4位半字節(jié)方式傳送數(shù)據(jù)雙向傳輸,時鐘速率25MHz。其工作速率可達100Mb/s。 MII管理接口是個雙信號接口,一個是時鐘信號,另一個是數(shù)據(jù)信號。 通過管理接口,上層能監(jiān)視和控制PHY,其管理是使用SMI(Serial Management Interface)總線通過讀寫PHY的寄存器來完成的。 PHY里面的部分寄存器是IEEE定義的,這樣PHY把自己的目前的狀態(tài)反映到寄存器里面,MAC通過SMI總線不斷的讀取PHY的狀態(tài)寄存器以得知目前PHY的狀態(tài),例如連接速度,雙工的能力等。 當然也可以通過SMI設(shè)置PHY的寄存器達到控制的目的,例如流控的打開關(guān)閉,自協(xié)商模式還是強制模式等。 不論是物理連接的MII總線和SMI總線還是PHY的狀態(tài)寄存器和控制寄存器都是有IEEE的規(guī)范的,因此不同公司的MAC和PHY一樣可以協(xié)調(diào)工作。當然為了配合不同公司的PHY的自己特有的一些功能,驅(qū)動需要做相應(yīng)的修改。 PHY是物理接口收發(fā)器,它實現(xiàn)物理層。包括MII/GMII(介質(zhì)獨立接口)子層、PCS(物理編碼子層)、PMA(物理介質(zhì)附加)子層、PMD(物理介質(zhì)相關(guān))子層、MDI子層。100BaseTX采用4B/5B編碼。 PHY在發(fā)送數(shù)據(jù)的時候,收到MAC過來的數(shù)據(jù)(對PHY來說,沒有幀的概念,對它來說,都是數(shù)據(jù)而不管什么地址,數(shù)據(jù)還是CRC),每4bit就增加 1bit的檢錯碼,然后把并行數(shù)據(jù)轉(zhuǎn)化為串行流數(shù)據(jù),再按照物理層的編碼規(guī)則把數(shù)據(jù)編碼,再變?yōu)槟M信號把數(shù)據(jù)送出去。收數(shù)據(jù)時的流程反之。 PHY還有個重要的功能就是實現(xiàn)CSMA/CD的部分功能。 它可以檢測到網(wǎng)絡(luò)上是否有數(shù)據(jù)在傳送,如果有數(shù)據(jù)在傳送中就等待,一旦檢測到網(wǎng)絡(luò)空閑,再等待一個隨機時間后將送數(shù)據(jù)出去。如果兩個碰巧同時送出了數(shù)據(jù), 那樣必將造成沖突,這時候,沖突檢測機構(gòu)可以檢測到?jīng)_突,然后各等待一個隨機的時間重新發(fā)送數(shù)據(jù)。這個隨機時間很有講究的,并不是一個常數(shù),在不同的時刻 計算出來的隨機時間都是不同的,而且有多重算法來應(yīng)付出現(xiàn)概率很低的同兩臺主機之間的第二次沖突。 通信速率通過雙方協(xié)商,協(xié)商的結(jié)果是兩個設(shè)備中能同時支持的最大速度和最好的雙工模式,這個技術(shù)被稱為Auto Negotiation或者NWAY。 隔離變壓器把PHY送出來的差分信號用差模耦合的線圈耦合濾波以增強信號,并且通過電磁場的轉(zhuǎn)換耦合到連接網(wǎng)線的另外一端。 RJ-45中1、2是傳送數(shù)據(jù)的,3、6是接收數(shù)據(jù)的。 新的PHY支持AUTO MDI-X功能,也需要隔離變壓器支持,它可以實現(xiàn)RJ-45接口的1、2上的傳送信號線和3、6上的接收信號線的功能自動互相交換。 GMII簡介 GMII (Gigabit MII) GMII采用8位接口數(shù)據(jù),工作時鐘125MHz,因此傳輸速率可達1000Mbps。同時兼容MII所規(guī)定的10/100 Mbps工作方式。 GMII接口數(shù)據(jù)結(jié)構(gòu)符合IEEE以太網(wǎng)標準。該接口定義見IEEE 802.3-2000。 發(fā)送器: ◇ GTXCLK——吉比特TX..信號的時鐘信號(125MHz) ◇ TXCLK——10/100M信號時鐘 ◇ TXD[7..0]——被發(fā)送數(shù)據(jù) ◇ TXEN——發(fā)送器使能信號 ◇ TXER——發(fā)送器錯誤(用于破壞一個數(shù)據(jù)包) 注:在千兆速率下,向PHY提供GTXCLK信號,TXD、TXEN、TXER信號與此時鐘信號同步。否則,在10/100M速率下,PHY提供 TXCLK時鐘信號,其它信號與此信號同步。其工作頻率為25MHz(100M網(wǎng)絡(luò))或2.5MHz(10M網(wǎng)絡(luò))。 接收器: ◇ RXCLK——接收時鐘信號(從收到的數(shù)據(jù)中提取,因此與GTXCLK無關(guān)聯(lián)) ◇ RXD[7..0]——接收數(shù)據(jù) ◇ RXDV——接收數(shù)據(jù)有效指示 ◇ RXER——接收數(shù)據(jù)出錯指示 ◇ COL——沖突檢測(僅用于半雙工狀態(tài)) 管理配置 ◇ MDC——配置接口時鐘 ◇ MDIO——配置接口I/O 管理配置接口控制PHY的特性。該接口有32個寄存器地址,每個地址16位。其中前16個已經(jīng)在“IEEE 802.3,2000-22.2.4 Management Functions”中規(guī)定了用途,其余的則由各器件自己指定。 RMII簡介 RMII: Reduced Media Independant Interface 即簡化媒體獨立接口;是標準的以太網(wǎng)接口之一,比MII有更少的I/O傳輸。 關(guān)于RMII口和MII口的問題 RMII口是用兩根線來傳輸數(shù)據(jù)的, MII口是用4根線來傳輸數(shù)據(jù)的, GMII是用8根線來傳輸數(shù)據(jù)的。 MII/RMII只是一種接口,對于10M線速,MII的速率是2.5M,RMII則是5M;對于100M線速,MII的速率是25M,RMII則是50M。 MII/RMII 用于傳輸以太網(wǎng)包,在MII/RMII接口是4/2bit的,在以太網(wǎng)的PHY里需要做串并轉(zhuǎn)換、編解碼等才能在雙絞線和光纖上進行傳輸,其幀格式遵循 IEEE 802.3(10M)/IEEE 802.3u(100M)/IEEE 802.1q(VLAN)。 以太網(wǎng)幀的格式為:前導(dǎo)符+開始位+目的mac地址+源mac地址+類型/長度+數(shù)據(jù)+padding(optional)+32bitCRC 如果有vlan,則要在類型/長度后面加上2個字節(jié)的vlan tag,其中12bit來表示vlan id,另外4bit表示數(shù)據(jù)的優(yōu)先級! ======================================================================================== MII (Media Independent Interface 介質(zhì)無關(guān)接口)
MII 即媒體獨立接口,它是IEEE-802.3定義的以太網(wǎng)行業(yè)標準。它包括一個數(shù)據(jù)接口,以及一個MAC和PHY之間的管理接口(圖1)。數(shù)據(jù)接口包 括分別用于發(fā)送器和接收器的兩條獨立信道。每條信道都有自己的數(shù)據(jù)、時鐘和控制信號。MII數(shù)據(jù)接口總共需要16個信號。管理接口是個雙信號接口:一個是 時鐘信號,另一個是數(shù)據(jù)信號。通過管理接口,上層能監(jiān)視和控制PHY。MII Management interface只有兩條信號線。The configuration and status data is written/read to/from the PHY via the MDIO signal.
MII標準接口 用于連快Fast Ethernet MAC-block與PHY。“介質(zhì)無關(guān)”表明在不對MAC硬件重新設(shè)計或替換的情況下,任何類型的PHY設(shè)備都可以正常工作。在其他速率下工作的與 MII等效的接口有:AUI(10M 以太網(wǎng))、GMII(Gigabit 以太網(wǎng))和XAUI(10-Gigabit 以太網(wǎng))。
MII總線 在IEEE802.3中規(guī)定的MII總線是一種用于將不同類型的PHY與相同網(wǎng)絡(luò)控制器(MAC)相連接的通用總線。網(wǎng)絡(luò)控制器可以用同樣的硬件接口與任 何PHY GMII (Gigabit MII)
GMII采用8位接口數(shù)據(jù),工作時鐘125MHz,因此傳輸速率可達1000Mbps。同時兼容MII所規(guī)定的10/100 Mbps工作方式。 GMII接口數(shù)據(jù)結(jié)構(gòu)符合IEEE以太網(wǎng)標準。該接口定義見IEEE 802.3-2000。 發(fā)送器: ◇ GTXCLK——吉比特TX..信號的時鐘信號(125MHz) ◇ TXCLK——10/100M信號時鐘 ◇ TXD[7..0]——被發(fā)送數(shù)據(jù) ◇ TXEN——發(fā)送器使能信號 ◇ TXER——發(fā)送器錯誤(用于破壞一個數(shù)據(jù)包) 注:在千兆速率下,向PHY提供GTXCLK信號,TXD、TXEN、TXER信號與此時鐘信號同步。否則,在10/100M速率下,PHY提供TXCLK時鐘信號,其它信號與此信號同步。其工作頻率為25MHz(100M網(wǎng)絡(luò))或2.5MHz(10M網(wǎng)絡(luò))。 接收器: ◇ RXCLK——接收時鐘信號(從收到的數(shù)據(jù)中提取,因此與GTXCLK無關(guān)聯(lián)) ◇ RXD[7..0]——接收數(shù)據(jù) ◇ RXDV——接收數(shù)據(jù)有效指示 ◇ RXER——接收數(shù)據(jù)出錯指示 ◇ COL——沖突檢測(僅用于半雙工狀態(tài)) 管理配置 ◇ MDC——配置接口時鐘 ◇ MDIO——配置接口I/O 管理配置接口控制PHY的特性。該接口有32個寄存器地址,每個地址16位。其中前16個已經(jīng)在“IEEE 802.3,2000-22.2.4 Management Functions”中規(guī)定了用途,其余的則由各器件自己指定。 | RMII: Reduced Media Independant Interface 簡化媒體獨立接口 是標準的以太網(wǎng)接口之一,比MII有更少的I/O傳輸。 關(guān)于RMII口和MII口的問題 RMII口是用兩根線來傳輸數(shù)據(jù)的, MII口是用4根線來傳輸數(shù)據(jù)的, GMII是用8根線來傳輸數(shù)據(jù)的。 MII/RMII只是一種接口,對于10M線速,MII的速率是2.5M,RMII則是5M;對于100M線速,MII的速率是25M,RMII則是50M。
MII/RMII 用于傳輸以太網(wǎng)包,在MII/RMII接口是4/2bit的,在以太網(wǎng)的PHY里需要做串并轉(zhuǎn)換、編解碼等才能在雙絞線和光纖上進行傳 輸,其幀格式遵循IEEE 802.3(10M)/IEEE 802.3u(100M)/IEEE 802.1q(VLAN)。 以太網(wǎng)幀的格式為:前導(dǎo)符+開始位+目的mac地址+源mac地址+類型/長度+數(shù)據(jù)+padding(optional)+32bitCRC 如果有vlan,則要在類型/長度后面加上2個字節(jié)的vlan tag,其中12bit來表示vlan id,另外4bit表示數(shù)據(jù)的優(yōu)先級! I2C(Inter-Integrated Circuit)總線 I2C(Inter-Integrated Circuit)總線是一種由PHILIPS公司開發(fā)的兩線式串行總線,用于連接微控制器及其外圍設(shè)備。I2C總線產(chǎn)生于在80年代,最初為音頻和視頻設(shè) 備開發(fā),如今主要在服務(wù)器管理中使用,其中包括單個組件狀態(tài)的通信。例如管理員可對各個組件進行查詢,以管理系統(tǒng)的配置或掌握組件的功能狀態(tài),如電源和系 統(tǒng)風(fēng)扇??呻S時監(jiān)控內(nèi)存、硬盤、網(wǎng)絡(luò)、系統(tǒng)溫度等多個參數(shù),增加了系統(tǒng)的安全性,方便了管理。 參考資料:http://www.mcufan.com/xinshou/mcu-iic.htm I2C總線特點 I2C總線最主要的優(yōu)點是其簡單性和有效性。由于接口直接在組件之上,因此I2C總線占用的空間非常小,減少了電路板的空間和芯片管腳的數(shù)量,降低了互聯(lián)成本??偩€的長度可高達25英尺,并且能夠以10Kbps的最大傳輸速率支持40個組件。I2C總線的另一個優(yōu)點是,它支持多主控(multimastering), 其中任何能夠進行發(fā)送和接收的設(shè)備都可以成為主總線。一個主控能夠控制信號的傳輸和時鐘頻率。當然,在任何時間點上只能有一個主控。 總線的構(gòu)成及信號類型 I2C 總線是由數(shù)據(jù)線SDA和時鐘SCL構(gòu)成的串行總線,可發(fā)送和接收數(shù)據(jù)。在CPU與被控IC之間、IC與IC之間進行雙向傳送,最高傳送速率 100kbps。各種被控制電路均并聯(lián)在這條總線上,但就像電話機一樣只有撥通各自的號碼才能工作,所以每個電路和模塊都有唯一的地址,在信息的傳輸過程 中,I2C總線上并接的每一模塊電路既是主控器(或被控器),又是發(fā)送器(或接收器),這取決于它所要完成的功能。CPU發(fā)出的控 制信號分為地址碼和控制量兩部分,地址碼用來選址,即接通需要控制的電路,確定控制的種類;控制量決定該調(diào)整的類別(如對比度、亮度等)及需要調(diào)整的量。 這樣,各控制電路雖然掛在同一條總線上,卻彼此獨立,互不相關(guān)。 I2C總線在傳送數(shù)據(jù)過程中共有三種類型信號, 它們分別是:開始信號、結(jié)束信號和應(yīng)答信號。 開始信號:SCL為高電平時,SDA由高電平向低電平跳變,開始傳送數(shù)據(jù)。 結(jié)束信號:SCL為低電平時,SDA由低電平向高電平跳變,結(jié)束傳送數(shù)據(jù)。 應(yīng)答信號:接收數(shù)據(jù)的IC在接收到8bit數(shù)據(jù)后,向發(fā)送數(shù)據(jù)的IC發(fā)出特定的低電平脈沖,表示已收到數(shù)據(jù)。CPU向受控單元發(fā)出一個信號后,等待受控單 元發(fā)出一個應(yīng)答信號,CPU接收到應(yīng)答信號后,根據(jù)實際情況作出是否繼續(xù)傳遞信號的判斷。若未收到應(yīng)答信號,由判斷為受控單元出現(xiàn)故障
|
原文地址http://www.52rd.com/Blog/Detail_RD.Blog_bragi_19821.html