隨著器件工作頻率越來越高，高速PCB設(shè)計(jì)所面臨的信號完整性等問題成為傳統(tǒng)設(shè)計(jì)的一個(gè)瓶頸，工程師在設(shè)計(jì)出完整的解決方案上面臨越來越大的挑戰(zhàn)。盡管有關(guān)的高速仿真工具和互連工具可以幫助設(shè)計(jì)師解決部分難題，但高速PCB設(shè)計(jì)也更需要經(jīng)驗(yàn)的不斷積累及業(yè)界間的深入交流。
布線拓?fù)鋵π盘柾暾缘挠绊?/strong>
當(dāng)信號在高速PCB板上沿傳輸線傳輸時(shí)可能會產(chǎn)生信號完整性問題。
「對于一組總線（地址，數(shù)據(jù)，命令）驅(qū)動多達(dá)4、5個(gè)設(shè)備（FLASH、SDRAM等）的情況，在PCB布線時(shí)，是總線依次到達(dá)各設(shè)備，如先連到 SDRAM，再到FLASH……還是總線呈星型分布，即從某處分離，分別連到各設(shè)備。這兩種方式在信號完整性上，哪種較好？」
布線拓?fù)鋵π盘柾暾缘挠绊?，主要反映在各個(gè)節(jié)點(diǎn)上信號到達(dá)時(shí)刻不一致，反射信號同樣到達(dá)某節(jié)點(diǎn)的時(shí)刻不一致，所以造成信號質(zhì)量惡化。一般來講，星型拓?fù)浣Y(jié)構(gòu)，可以通過控制同樣長的幾個(gè)分支，使信號傳輸和反射時(shí)延一致，達(dá)到比較好的信號質(zhì)量。
在使用拓?fù)渲?，要考慮到信號拓?fù)涔?jié)點(diǎn)情況、實(shí)際工作原理和布線難度。不同的Buffer，對于信號的反射影響也不一致，所以星型拓?fù)洳⒉荒芎芎媒鉀Q上述數(shù)琣a址總線連接到FLASH和SDRAM的時(shí)延，進(jìn)而無法確保信號的質(zhì)量；另一方面，高速的信號一般在DSP和SDRAM之間通信，F(xiàn)LASH加載時(shí)的速率并不高，所以在高速仿真時(shí)只要確保實(shí)際高速信號有效工作的節(jié)點(diǎn)處的波形，而無需關(guān)注FLASH處波形；星型拓?fù)浔容^菊花鏈等拓?fù)鋪碇v，布線難度較大，尤其大量數(shù)據(jù)地址信號都采用星型拓?fù)鋾r(shí)。
焊盤對高速信號的影響
在PCB中，從設(shè)計(jì)的角度來看，一個(gè)過孔主要由兩部分組成：中間的鉆孔和鉆孔周圍的焊盤。
「焊盤對高速信號有何影響？」
焊盤對高速信號有影響，其影響類似器件的封裝對器件的影響。詳細(xì)的分析是，信號從IC內(nèi)出來以后，經(jīng)過邦定線、管腳、封裝外殼、焊盤、焊錫到達(dá)傳輸線，這個(gè)過程中的所有關(guān)節(jié)都會影響信號的質(zhì)量。但實(shí)際分析時(shí)，很難給出焊盤、焊錫加上管腳的具體參數(shù)。所以一般就用IBIS模型中的封裝的參數(shù)將它們都概括了，當(dāng)然這樣的分析在較低的頻率上可以接收，但對于更高頻率信號更高精度仿真就不夠精確?，F(xiàn)在的一個(gè)趨勢是用IBIS的V－I、V－T曲線描述 Buffer特性，用SPICE模型描述封裝參數(shù)。
如何抑制電磁干擾
PCB是產(chǎn)生電磁干擾 (EMI) 的源頭，所以PCB設(shè)計(jì)直接關(guān)系到電子產(chǎn)品的電磁兼容性(EMC)。如果在高速PCB設(shè)計(jì)中對EMC/EMI予以重視，將有助縮短產(chǎn)品研發(fā)周期加快產(chǎn)品上市時(shí)間。因此，不少工程師非常關(guān)注抑制電磁干擾的問題。
「在EMC測試中發(fā)現(xiàn)時(shí)鐘信號的諧波超標(biāo)十分嚴(yán)重，是不是要對使用到時(shí)鐘信號的IC的電源引腳做特殊處理？目前只是在電源引腳上連接去耦電容，在PCB設(shè)計(jì)中還有需要注意哪些方面以抑止電磁輻射呢？」
EMC的三要素為輻射源，傳播途徑和受害體。傳播途徑分為空間輻射傳播和電纜傳導(dǎo)。所以要抑制諧波，首先看看它傳播的途徑。電源去耦是解決傳導(dǎo)方式傳播，此外必要的匹配和屏蔽也是需要的。
濾波是解決EMC通過傳導(dǎo)途徑輻射的一個(gè)好辦法，除此之外，還可以從干擾源和受害體方面入手考慮。干擾源方面，試著用示波器檢查一下信號上升沿是否太快，存在反射或Overshoot、Undershoot或Ringing，如果有，可以考慮匹配；另外盡量避免做50%占空比的信號，因?yàn)檫@種信號沒有偶次諧波，高頻分量更多。受害體方面，可以考慮包地等措施。
RF布線是選擇過孔還是打彎布線
「在高速PCB中，過孔可以減少很大的回流路徑，但有人說情愿彎一下也不要打過孔，那應(yīng)該如何取舍？」
分析RF電路的回流路徑，與高速數(shù)字電路中信號回流不太一樣。二者有共同點(diǎn)，都是分布參數(shù)電路，都是應(yīng)用Maxwell方程計(jì)算電路的特性。但射頻電路是仿真電路，有的電路中電壓V＝V(t)、電流I=I(t)兩個(gè)變量都需要進(jìn)行控制，而數(shù)字電路只關(guān)注信號電壓的變化V＝V(t)。因此，在RF布線中，除了考慮信號回流外，還需要考慮布線對電流的影響。即打彎布線和過孔對信號電流有沒有影響。
此外，大多數(shù)RF板都是單面或雙面PCB，并沒有完整的平面層，回流路徑分布在信號周圍各個(gè)地和電源上，仿真時(shí)需要使用3D場提取工具分析，這時(shí)候打彎布線和過孔的回流需要具體分析；高速數(shù)字電路分析一般只處理有完整平面層的多層PCB，使用2D場提取分析，只考慮在相鄰平面的信號回流，過孔只作為一個(gè)集總參數(shù)的R－L－C處理。
隨著高速電路的不斷涌現(xiàn)，PCB板的復(fù)雜度也越來越高，為了避免電氣因素的干擾，信號層和電源層必須分離，所以就牽涉到多層PCB的設(shè)計(jì)。在多層板的設(shè)計(jì)中，對于疊層的安排顯得尤為重要。一個(gè)好的疊層設(shè)計(jì)方案將會大大減小EMI及串?dāng)_的影響，在下面的討論中，我們將具體分析疊層設(shè)計(jì)如何影響高速電路的電氣性能。
一．多層板和鋪銅層(Plane)
多層板在設(shè)計(jì)中和普通的PCB板相比，除了添加了必要的信號走線層之外，最重要的是安排了獨(dú)立的電源和地層(鋪銅層)。在高速數(shù)字電路系統(tǒng)中，使用電源和地層來代替以前的電源和地總線的優(yōu)點(diǎn)主要在于：
原因在于，使用大面積鋪銅作為電源和地層大大減小了電源和地的電阻，使得電源層上的電壓很均勻平穩(wěn)，而且可以保證每根信號線都有很近的地平面相對應(yīng)，這同時(shí)減小了信號線的特征阻抗，對有效地較少串?dāng)_也非常有利。所以，對于某些高端的高速電路設(shè)計(jì)，已經(jīng)明確規(guī)定一定要使用6層(或以上的)的疊層方案，如Intel對PC133內(nèi)存模塊PCB板的要求。這主要就是考慮到多層板在電氣特性，以及對電磁輻射的抑制，甚至在抵抗物理機(jī)械損傷的能力上都明顯優(yōu)于低層數(shù)的PCB板。
如果從成本的因素考慮，也并不是層數(shù)越多價(jià)格越貴，因?yàn)镻CB板的成本除了和層數(shù)有關(guān)外，還和單位面積走線的密度有關(guān)，在降低了層數(shù)后，走線的空間必然減小，從而增大了走線的密度，甚至不得不通過減小線寬，縮短間距來達(dá)到設(shè)計(jì)要求，往往這些造成的成本增加反而有可能會超過減少疊層而降低的成本，再加上電氣性能的變差，這種做法經(jīng)常會適得其反。所以對于設(shè)計(jì)者來說，一定要做到全方面的考慮。
二．高頻下地平面層對信號的影響
如果我們將PCB的微帶布線作為一個(gè)傳輸線模型來看，那么地平面層也可以看成是傳輸線的一部分，這里可以用“回路”的概念來代替“地”的概念，地鋪銅層其實(shí)是信號線的回流通路。電源層和地層通過大量的去耦電容相連，在交流情況下，電源層和地層可以看成是等價(jià)的。在低頻和高頻下電流回路有什么不同呢?從下圖中我們可以看出來，在低頻下，電流是沿電阻最小的路徑流回，而在高頻情況下，電流是沿著電感最小的回路流回，也是阻抗最小的路徑，表現(xiàn)為回路電流集中分布在信號走線的正下方。
高頻下，當(dāng)一條導(dǎo)線直接在接地層上布置時(shí)，即使存在更短的回路，回路電流也要直接從始發(fā)信號路徑下的布線層流回信號源，這條路徑具有最小阻抗，即電感最小和電容最大。這種靠大電容耦合抑制電場，靠小電感耦合抑制磁場來維持低電抗的方法稱為自屏蔽。
下面這個(gè)公式反映了信號線下方回流路徑上的電流密度隨各種條件而變化的規(guī)律：
從公式中可以得出結(jié)論：在電流回路上，離信號線越近的位置，電流的密度越大，這種情況下整個(gè)回路的面積最小，因而電感也最小。同時(shí)可以想象，信號線和回路如果離的很近，兩者電流大小近似相等，方向相反，在外部空間產(chǎn)生的磁場可以相互抵消，因此對外界的EMI也很小。所以，在疊層設(shè)置時(shí)最好保證每個(gè)信號走線層都有很近的地平面層相對應(yīng)。
現(xiàn)在考慮地平面上的串?dāng)_問題，在高頻數(shù)字電路中，造成串?dāng)_的主要原因是電感耦合的結(jié)果。從上面回路電流密度分布的公式看出，當(dāng)幾個(gè)信號線離的比較近的時(shí)候，相互的回路電流會產(chǎn)生交疊，這時(shí)候兩者之間的磁場必然相互干擾，從而產(chǎn)生串?dāng)_噪聲。串?dāng)_電壓的大小和信號線之間的距離D，地平面的高度H以及系數(shù)K有關(guān)，見下圖：
式中K與信號的上升時(shí)間以及相互干擾的信號線的長度有關(guān)。對于疊層設(shè)置來說，無疑拉近信號層和地層的距離將會有效的減少地平面的串?dāng)_。
在實(shí)際PCB布線時(shí)經(jīng)常會遇到這樣一個(gè)問題，就是在對電源和地層進(jìn)行鋪銅時(shí)，如果不注意，可能會在鋪銅區(qū)里出現(xiàn)一個(gè)隔離的槽，這一情況往往是由于過孔過密，或者過孔的隔離區(qū)設(shè)計(jì)不合理造成的(如圖)。后果是減慢了上升時(shí)間，增加了回路面積，從而導(dǎo)致電感的增大，容易產(chǎn)生不必要的串?dāng)_和EMI，我們要避免發(fā)生這種現(xiàn)象。
因?yàn)榛芈冯娏骼@道而增大的電感大致可以表示為：
L=5Dln(D/W)
D代表信號線到斷槽最近端的垂直距離，W是指走線的線寬。
三．幾種典型的疊層方案及分析
了解了上述基本知識，我們可以得出相應(yīng)的疊層設(shè)計(jì)方案?？傮w來說，盡量遵循以下幾方面的規(guī)則：
但實(shí)際情況是，上述談到的各種因素不可能同時(shí)滿足，這時(shí)我們就要考慮一種相對來說比較合理的解決辦法。下面就分析幾種典型的疊層設(shè)計(jì)方案：
首先分析四層板的疊層設(shè)計(jì)。一般來說，對于較復(fù)雜的高速電路，最好不采用4層板，因?yàn)樗嬖谌舾刹环€(wěn)定因素，無論從物理上還是電氣特性上。如果一定要進(jìn)行四層板設(shè)計(jì)，則可以考慮設(shè)置為：電源-信號-信號-地，還有一種更好的方案是：外面兩層均走地層，內(nèi)部
兩層走電源和信號線，這種方案是四層板設(shè)計(jì)的最佳疊層方案，對EMI有極好的抑制作用，同時(shí)對降低信號線阻抗也非常有利，但這樣布線空間較小，對于布線密度較大的板子顯得比較困難。
下面重點(diǎn)討論一下六層板的疊層設(shè)計(jì)，現(xiàn)在很多電路板都采用6層板技術(shù)，比如內(nèi)存模塊PCB板的設(shè)計(jì)，大部份都采用6層板(高容量的內(nèi)存模塊可能采用10層板)。最常規(guī)的6層板疊層是這樣安排的：信號-地-信號-信號-電源-信號，從阻抗控制的觀點(diǎn)來講，這樣安排是合理的，但由于電源離地平面較遠(yuǎn)，對較小共模EMI的輻射效果不是很好。如果改將鋪銅區(qū)放在3和4層，則又會造成較差的信號阻抗控制及較強(qiáng)的差模EMI等不良問題。還有一種添加地平面層的方案，布局為：信號-地-信號-電源-地-信號，這樣無論從阻抗控制還是從降低EMI的角度來說，都能實(shí)現(xiàn)高速信號完整性設(shè)計(jì)所需要的環(huán)境。但不足之處是層的堆疊不平衡，第三層是信號走線層，但對應(yīng)的第四層卻是大面積鋪銅的電源層，這在PCB工藝制造上可能會遇到一點(diǎn)問題，在設(shè)計(jì)的時(shí)候可以將第三層所有空白區(qū)域鋪銅來達(dá)到近似平衡結(jié)構(gòu)的效果。
更復(fù)雜的電路實(shí)現(xiàn)需要使用十層板的技術(shù)，十層的PCB板絕緣介質(zhì)層很薄，信號層可以離地平面很近，這樣就非常好的控制了層間的阻抗變化，一般只要不出現(xiàn)嚴(yán)重的疊層設(shè)計(jì)錯(cuò)誤，設(shè)計(jì)者都能較容易地完成高質(zhì)量的高速電路板設(shè)計(jì)。如果走線非常復(fù)雜，需要更多的走線層，我們可以將疊層設(shè)置為：信號-信號-地-信號-信號-信號-信號-電源-信號-信號，當(dāng)然這種情況不是我們最理想的，我們要求信號走線能在少量的層布完，而是用多余的地層來隔離其它信號層，所以更通常的疊層方案是：信號-地-信號-信號-電源-地-信號-信號-地-信號，可以看到，這里使用了三層地平面層，而只用了一層電源(我們只考慮單電源的情況)。這是因?yàn)椋m然電源層在阻抗控制上的效果和地平面層一樣，但電源層上的電壓受干擾較大，存在較多的高階諧波，對外界的EMI也強(qiáng)，所以和信號走線層一樣，是最好被地平面屏蔽起來的。同時(shí)，如果使用多余的電源層來隔離，回路電流將不得不通過去耦電容來實(shí)現(xiàn)從地平面到電源平面的轉(zhuǎn)換，這樣，在去耦電容上過多的壓降會產(chǎn)生不必要的噪聲影響。
四．總結(jié)
上面僅僅討論了在PCB疊層設(shè)計(jì)時(shí)會遇到的部分問題，具體應(yīng)視實(shí)際情況而定，在能力范圍內(nèi)，經(jīng)常還要兼顧信號質(zhì)量與成本。在依照上面所闡述的理論原則來進(jìn)行疊層方案的設(shè)計(jì)的同時(shí)，我們還需要考慮一些其它的布線原則來配合，比如每一層走線的方向，信號層電源線寬的定義，以及去耦電容的擺放等等。只有綜合考慮各方面的因素，才能最終設(shè)計(jì)出一塊性能較好的電路板。
摘要：在高速多層PCB上， 鏡像層在噪聲控制方面起著重要作用。良好的鏡像層設(shè)計(jì)可以降低雜散電感引起的噪聲，有助于控制串?dāng)_、反射和電磁干擾。本文結(jié)合作者的實(shí)際設(shè)計(jì)重點(diǎn)探討了局部接地層的應(yīng)用，并通過一個(gè)數(shù)模混合電路實(shí)例給出了一種鏡像層分割法以及一些實(shí)踐中需要注意的問題。
現(xiàn)在的高速電路系統(tǒng)大多采用多層板， 而且許多電路系統(tǒng)有多種工作電源， 這就對鏡像層設(shè)計(jì)尤其是如何處理多個(gè)電源(地)層之間的關(guān)系提出了嚴(yán)格的要求。另外，有些系統(tǒng)也需要在器件層設(shè)計(jì)特殊的敷銅平面以抑制振蕩器產(chǎn)生的RF能量以及為大功率電源器件提供良好的散熱。
一、鏡像層的作用
鏡像層是PCB內(nèi)部臨近信號層的一層敷銅平面(電源層、接地層)，主要有以下作用：
另外， 鏡像層還可以控制輻射向板外的噪聲。當(dāng)然，光有鏡像層是不足以起到這些作用的， 必須輔以嚴(yán)格的設(shè)計(jì)規(guī)則才能達(dá)到預(yù)期目標(biāo)。我們可以這樣描述：在高速數(shù)字電路中，為了控制噪聲鏡像層是必須的，但光有鏡像層還是不夠的。
二、信號回流的層間跳轉(zhuǎn)
多層PCB中，每個(gè)布線層都應(yīng)該和一個(gè)鏡像層相鄰， 信號的返回電流在其對應(yīng)的鏡像層上流動。當(dāng)從源到負(fù)載的信號線無法在一個(gè)布線層走通時(shí)，通常采取的做法是先使信號線連接到一個(gè)布線層(例如x軸)，然后再利用通孔將這條信號線連接到另一層(例如Y軸)。那么， 當(dāng)信號線從一層跳到另一層時(shí)， 返回電流也應(yīng)該跟隨著線路從一層跳轉(zhuǎn)到另一層。如果這兩個(gè)層都是地層， 返回電流可以經(jīng)連接兩個(gè)層的通孔或器件的接地管腳實(shí)現(xiàn)跳轉(zhuǎn)。
如果一個(gè)是電源層另一個(gè)是地層， 則返回電流在這兩個(gè)層之間跳轉(zhuǎn)的唯一機(jī)會就是放置去耦電容的位置。假若跳轉(zhuǎn)點(diǎn)附近沒有去耦電容或者連接地層的通孔， 返回電流就必須繞到遠(yuǎn)處實(shí)現(xiàn)跳轉(zhuǎn)， 結(jié)果使得返回電流耦合到其他電路，引起串?dāng)_和電磁干擾問題。
所以PCB設(shè)計(jì)時(shí)，應(yīng)盡量使層間跳轉(zhuǎn)在臨近器件的接地管腳或者去耦電容附近進(jìn)行，如果無法做到這一點(diǎn)，可以通過在跳轉(zhuǎn)點(diǎn)附近放置地通孔(返回電流在兩地層跳轉(zhuǎn))或者旁路電容(電源層和地層之間跳轉(zhuǎn))來實(shí)現(xiàn)返回電流的跳轉(zhuǎn)。
三．鏡像層的分割
使用多層PCB的結(jié)構(gòu)時(shí)，有時(shí)需要在鏡像層上產(chǎn)生一定寬度的無銅片區(qū)域()將一個(gè)完整的鏡像層隔裂為相互獨(dú)立的幾部分，這就是鏡像層分割。鏡像層分割一般用于防止噪聲進(jìn)入敏感電路以及不同參考電壓之間的隔離， 例如阻止數(shù)字噪聲進(jìn)入模擬部分、音頻部分、I／O區(qū)域，5V與3.3V電源電壓的隔離。鏡像層分割有完全分割和不完全分割兩種， 完全分割指的是分割后的電源層之間、地層之間完全隔絕，不完全分割是指電源層之間完全隔絕而地層通過“橋”相連。對鏡像層采取完全分割或不完全分割取決于這些被分隔的平面間是否有信號相連。
3.1鏡像層分割實(shí)例
圖1是某測試平臺中涉及的數(shù)?；旌想娐凡糠值溺R像層設(shè)計(jì)。視頻模擬輸入經(jīng)過AD變換后傳送給FPGA處理，然后作DA變換輸出，AD和DA部分使用獨(dú)立的電源器件供電。在這個(gè)板卡上大部分都是數(shù)字器件，模擬器件僅占小部分。但是它們都是比較關(guān)鍵的部分，如果它們的正常工作受到影響將對整個(gè)系統(tǒng)的性能造成極大的破壞作用，因此對這些部分的處理是非常關(guān)鍵的。我們希望數(shù)字部分的噪聲不會進(jìn)入模擬部分，但是AD和DA轉(zhuǎn)換器都有信號連到數(shù)字部分的FPGA上，為了不影響這些相連信號的回流，我們將數(shù)字電源和模擬電源完全隔絕，而數(shù)字地和模擬地采取不完全分割，使數(shù)字部分對模擬部分的影響降到最低。所有由數(shù)字部分到模擬部分的線路都必須經(jīng)過橋，橋的開口大小應(yīng)該
剛好滿足所需導(dǎo)線通過的要求，這樣數(shù)據(jù)信號的回流就可以通過橋直接返回，避免了繞圈尋求返回路徑而造成對其它信號的干擾。此平臺的PCB設(shè)計(jì)中．AD部分和DA部分的地也是隔離的。
參考資料[2]給出了鏡像層完全分割的實(shí)例。
3.2像層分割應(yīng)注意的幾個(gè)問題
3.2.1隔離層重疊
多層PCB中，通常會通過鏡像層分割來隔離不同的電源。一般情況下，與這些電源相對比的地層也是相互隔離的，即每個(gè)電源都有自己獨(dú)立的參考層。PCB設(shè)計(jì)時(shí)必須保證不發(fā)生隔離層重疊的情況。舉個(gè)例子，絕大部分多層PCB中，模擬部分和數(shù)字部分的電源和地層都是分離的，PCB設(shè)計(jì)的時(shí)候不能讓模擬電源層和數(shù)字地層在空間上重疊，如圖2所示。如果出現(xiàn)重疊的隔離層，就會在重疊區(qū)域形成一個(gè)小的平板電容c1，這個(gè)電容會讓RF能量從一個(gè)層傳輸?shù)搅硪粋€(gè)隔離的、靜止的和獨(dú)立的層，降低隔離的有效性。
3.2.2去耦電容放置
為了濾除高速器件產(chǎn)生的高頻噪聲，電路板上有很多的去耦電容。如果在PCB上有鏡像層分割的話，布線時(shí)可能會出現(xiàn)去耦電容的地管腳并不是與其相對應(yīng)的地層而是同別的參考地層相連的情況。這種錯(cuò)誤可能經(jīng)常會發(fā)生，其結(jié)果同隔離層重疊一樣，導(dǎo)致噪聲從一層耦合到另一層，并且解決起來比較麻煩，所以必須在設(shè)計(jì)階段避免。仍以數(shù)?；旌想娐穪砼e例，模擬電源通過鐵氧體磁珠l1從數(shù)字部分引入，c1為數(shù)字部分的去耦電容。圖3a中c1的電源管腳同數(shù)字電源相連而地管腳同模擬地相連，為錯(cuò)誤的連接方式，導(dǎo)致數(shù)字高頻噪聲耦合到比較敏感的模擬部分，圖3b為正確的去耦電容連接方式。
3.2.3單點(diǎn)接地
當(dāng)不同電源的參考層連接到一起時(shí)，必須保證單點(diǎn)連接。仍以數(shù)?；旌想娐放e例，我們的電路板分為數(shù)字部分和模擬部分，而且數(shù)字地和模擬地有兩個(gè)或兩個(gè)以上連接點(diǎn)，那么噪聲信號很可能通過這兩個(gè)連接點(diǎn)在這兩參考層之間形成循環(huán)，這就是我們經(jīng)常提到的“地環(huán)路”。地環(huán)路可以引起噪聲、EMI，能量的損耗以及散熱問題。
地環(huán)路的解決辦法非常簡單，只要參考層之間僅有一個(gè)連接點(diǎn)，無法形成環(huán)路即可。
四、局部接地層
局部接地層屬于鏡像層的一部分，是置于PCB器件(頂)層上的一塊敷銅，與PCB內(nèi)部接地層直接相連，用于捕獲一些關(guān)鍵芯片(如振蕩器)內(nèi)部產(chǎn)生的RF磁通量或者用作電源散熱。通常芯片如果需要局部接地層，芯片制造商會在數(shù)據(jù)手冊中給出一些比較好的建議。
為了得到良好的性能，振蕩器、晶振和時(shí)鐘支撐電路都應(yīng)該被安裝在這樣一個(gè)單獨(dú)的局部接地層上。這是因?yàn)椋?/p>
如果在振蕩器和時(shí)鐘電路下安裝局部接地層，就可以提供一個(gè)鏡像層，捕獲振蕩器內(nèi)部和相關(guān)電路產(chǎn)生的RF能量， 這樣就減少了RF輻射。圖4是一個(gè)局部接地層的例子。局部接地層位于PCB頂層上，通過振蕩器和時(shí)鐘驅(qū)動器件的地管腳以及一些地通孔與內(nèi)部接地層直接相連。為了給振蕩器提供一個(gè)較為穩(wěn)定可靠的電源， 進(jìn)入振蕩器的電壓使用鐵氧體磁珠l1和電容c2進(jìn)行濾波。鐵氧體磁珠l1本質(zhì)上是一個(gè)大的RF電阻，用來阻止外部的RF能量進(jìn)入振蕩器，而電容c2為RF電流提供了另外一條流向地平面的低阻抗通道。
一些電源也要求有局部接地層來散熱。圖5 是某測試平臺上電源TPS54810的PCB設(shè)計(jì)方案。TPS54810是TI公司生產(chǎn)的一種DC-DC調(diào)節(jié)器，輸入電壓為5V，輸出電壓從0.9V到3.3V可調(diào)，精度可達(dá)到1％ 以內(nèi)，其部分管腳使用說明如表1所示。在本測試平臺中TPS54810輸出電壓為1.2V，通過內(nèi)部電源層供給FPGA。由于TPS54810輸出電流較大，最大可高達(dá)8A， 功率較大，所以PCB設(shè)計(jì)時(shí)必須解決好散熱問題，器件手冊中推薦圖5所示在器件封裝下邊增加熱盤墊并利用通孔和內(nèi)部的地層相連來散熱。在本設(shè)計(jì)中為了器件散熱效果更好， 能夠更穩(wěn)定地工作，進(jìn)一步擴(kuò)展了敷銅面積，并額外增加了23個(gè)直徑較大的通孔與PCB內(nèi)部地層相連。圖中用于輸入電壓去耦的c1、c2為10uF的陶瓷片電容，應(yīng)盡可能地靠近器件。I1為鐵氧體磁珠，用于濾除輸出電壓中的高頻噪聲， 將輸出電流引向平面4再通過通孔引入內(nèi)部1.2V電源層供給FPG ，3個(gè)22uF的大電容(C3、C4、C5)用于旁路低頻噪聲。
表1 TPS54810的部分管腳功能說明
| 管腳編號 | 管腳名稱 | 管腳說明 |
| 1 | AGHD | 模擬地，應(yīng)將散熱盤墊連接到模擬地 |
| 6-14 | PH | 輸出管腳 |
| 15-19 | PGHD | 電源地、為了降低和模擬地之間的噪聲、將二者相連 |
| 20-24 | VIN | 輸入管腳．在靠近封裝的地方用一個(gè)高Q、低ESR的10uF陶瓷電容旁路到PGN0 |
五、20-H規(guī)則
20-H規(guī)則是一個(gè)經(jīng)驗(yàn)規(guī)則， 由W.Michael King提出，可以表述如下：在高密度多層PCB中，為了減小電路板向自由空間輻射的電磁能量， 電源層的物理尺寸應(yīng)該比地層的物理尺寸小20H，其中H是二者之間的距離。圖6中左邊部分為沒有采用任何特殊設(shè)計(jì)的電源/地平面，PCB板邊緣的RF輻射很強(qiáng)，可能影響周邊電路的功能而右邊部分為將電源平面尺寸降低X-H后PCB板邊緣的RF輻射情況， 可以看出地平
面吸收了大量的磁力線， 降低了RF輻射能量。實(shí)驗(yàn)發(fā)現(xiàn)， 大約從10-H開始RF輻射強(qiáng)度開始下降；20-H時(shí)，地平面可以吸收百分之七十的磁通邊界；當(dāng)達(dá)到100-H時(shí)，輻射強(qiáng)度下降百分之九十八。Mark I.Montrose通過仿真分別對比了0-H、10-H和20-H規(guī)則下從PCB邊緣輻射的電場強(qiáng)度E和磁場強(qiáng)度H，進(jìn)一步驗(yàn)證了采用20-H規(guī)則后地平面可以吸收大量的PCB邊緣輻射能量這一結(jié)論。 且發(fā)現(xiàn)電源與地平面之間距離越小，20-H規(guī)則的效率越高。另外， 應(yīng)用20-H規(guī)則還可以提高PCB板的自諧振頻率。
值得注意的是，20-H規(guī)則并不是適用于所有的PCB結(jié)構(gòu)。20-H規(guī)則是否有效取決于電路板的工作頻率和PCB上電源/地平面的大小以及二者之間的距離。我們知道，電源/地平面的大小以及二者之間的距離決定了PCB板的自諧振頻率。更進(jìn)一步的研究表明：
如果電路板工作在自諧振頻率的任意諧波頻率時(shí)，20-H規(guī)則不再起作用，擴(kuò)展的地平面不再吸收輻射能量， 更糟的是還會產(chǎn)生大量的輻射能量。所以在實(shí)際的高速電路中， 需要根據(jù)不同的情況決定是否應(yīng)陔使用20-H規(guī)則。
