第一部分信號完整性知識基礎(chǔ)

第一章高速數(shù)字電路概述
   現(xiàn)代的電子設(shè)計和芯片制造技術(shù)正在飛速發(fā)展，電子產(chǎn)品的復(fù)雜度、時鐘和總線頻率等等都呈快速上升趨勢，但系統(tǒng)的電壓卻不斷在減小，所有的這一切加上產(chǎn)品投放市場的時間要求給設(shè)計師帶來了前所未有的巨大壓力。要想保證產(chǎn)品的一次性成功就必須能預(yù)見設(shè)計中可能出現(xiàn)的各種問題，并及時給出合理的解決方案，對于高速的數(shù)字電路來說，最令人頭大的莫過于如何確保瞬時跳變的數(shù)字信號通過較長的一段傳輸線，還能完整地被接收，并保證良好的電磁兼容性，這就是目前頗受關(guān)注的信號完整性(SI)問題。本章就是圍繞信號完整性的問題，讓大家對高速電路有個基本的認(rèn)識，并介紹一些相關(guān)的基本概念。

1.1   何為高速電路
     “高速電路”已經(jīng)成為當(dāng)今電子工程師們經(jīng)常提及的一個名詞，但究竟什么是高速電路?這的確是一個“熟悉”而又“模糊”的概念。而事實上，業(yè)界對高速電路并沒有一個統(tǒng)一的定義，通常對高速電路的界定有以下多種看法：有人認(rèn)為，如果數(shù)字邏輯電路的頻率達(dá)到或者超過45MHZ-50MHZ，而且工作在這個頻率之上的電路已經(jīng)占到了整個電子系統(tǒng)一定的份量(比如說1/3)，就稱為高速電路；也有人認(rèn)為高速電路和頻率并沒有什么大的聯(lián)系，是否高速電路只取決于它們的上升時間；還有人認(rèn)為高速電路就是我們早些年沒有接觸過，或者說能產(chǎn)生并且考慮到趨膚效應(yīng)的電路；更多的人則對高速進(jìn)行了量化的定義，即當(dāng)電路中的數(shù)字信號在傳輸線上的延遲大于1/2上升時間時，就叫做高速電路，本文也沿用這個定義作為考慮高速問題的標(biāo)準(zhǔn)。
     此外，還有一個容易產(chǎn)生混淆的是“高頻電路”的概念，“高頻”和“高速”有什么區(qū)別呢?對于高頻，很多人的理解就是較高的信號頻率，雖然不能說這種看法有誤，但對于高速電子設(shè)計工程師來說，理解應(yīng)當(dāng)更為深刻，我們除了關(guān)心信號的固有頻率，還應(yīng)當(dāng)考慮信號發(fā)射時同時伴隨產(chǎn)生的高階諧波的影響，一般我們使用下面這個公式來做定義信號的發(fā)射帶寬，有時也稱為EMI發(fā)射帶寬：
   F=1／(Tr*π)，F(xiàn)是頻率(GHz)；Tr(納秒)指信號的上升時間或下降時間。
   通常當(dāng)F>100MHz的時候，就可以稱為高頻電路。所以，在數(shù)字電路中，是否是高頻電路，并不在于信號頻率的高低，而主要是取決于上升沿和下降沿。根據(jù)這個公式可以推算，當(dāng)上升時間小于3.185ns左右的時候，我們認(rèn)為是高頻電路。
   對于大多數(shù)電子電路硬件設(shè)計工程師來說，完全沒有必要拘泥于概念的差異，心中應(yīng)該有個廣義的“高速”定義，那就是：如果在確保正確的電氣連接的前提下，電路仍不能穩(wěn)定的高性能工作，而需要進(jìn)行特殊的布局，布線，匹配，屏蔽等處理，那么，這就是“高速”設(shè)計。

1.2 高速帶來的問題及設(shè)計流程剖析
   雖然不少人對高速可能有了一點概念性的認(rèn)識，但往往難以想象在所謂的“高速”情況下，會真正給實際的電路系統(tǒng)帶來什么樣的后果，這里我舉幾個實際的案例來剖析一下高速給PCB設(shè)計帶來的一系列問題。
   A．某公司早期開發(fā)的一個產(chǎn)品，一直工作良好，可是最近生產(chǎn)出來的一批卻總是毛病不斷，受到許多客戶的抱怨。可是根本沒有對設(shè)計進(jìn)行任何變動，連使用的芯片也是同一型號的，原因是什么呢?
   B．某個PCB工程師Layout經(jīng)驗非常豐富，設(shè)計的產(chǎn)品很少出過問題，但最近設(shè)計了一塊PCB板，卻發(fā)現(xiàn)了EMC檢測不合格的問題，改變布線也毫無效果，但以前類似的板子卻沒有這樣的問題。
   C．一個專業(yè)的內(nèi)存模塊設(shè)計工程師，從EDO內(nèi)存到SDRAM的PC66，PC100，設(shè)計過很多項目，很少出現(xiàn)問題，可是自從內(nèi)存時鐘頻率上到133MHz以上時，幾乎很少有設(shè)計能一次性通過的。
   簡單分析一下上面的幾個案例，A的情況是由于芯片的工藝改進(jìn)造成的，雖然所使用的芯片基本電路功能一樣，但隨著的IC制造工藝水平的提高，信號的上升沿變快了，于是出現(xiàn)了反射、串?dāng)_等信號不完整的問題，從而導(dǎo)致突然失效；B例子中，通過細(xì)致地檢測，最終發(fā)現(xiàn)是PCB板上有兩個并排平行放置的電感元件，所以產(chǎn)生了較為嚴(yán)重的EMI；C中的內(nèi)存設(shè)計師則是因為忽視了嚴(yán)格的拓補結(jié)構(gòu)要求，在頻率提高、時序要求更嚴(yán)格的情況下，非單調(diào)性和時鐘偏移等問題造成了設(shè)計的內(nèi)存模塊無法啟動。除了以上提到的三個實例，還有很多其他的問題，比如因為電容設(shè)計不當(dāng)導(dǎo)致電源電壓不穩(wěn)而無法工作，數(shù)模接地不正確產(chǎn)生的干擾太嚴(yán)重使得系統(tǒng)不穩(wěn)定等等。
   隨著電子技術(shù)的不斷發(fā)展，類似于以上的各種問題層出不窮，而且可以預(yù)見，今后還會出現(xiàn)更多的這樣或那樣的問題。所以，了解信號完整性理論，進(jìn)而指導(dǎo)和驗證高速PCB的設(shè)計是一件刻不容緩的事情。
   傳統(tǒng)的PCB設(shè)計一般經(jīng)過原理圖設(shè)計、布局、布線、優(yōu)化等四個主要步驟，由于缺乏高速分析和仿真指導(dǎo)，信號的質(zhì)量無法得到保證，而且大部分問題必須等到制板測試后才能發(fā)現(xiàn)，這大大降低了設(shè)計的效率，提高了成本，顯然在激烈的市場競爭下，這種設(shè)計方法是很不利的。于是，針對高速PCB設(shè)計，業(yè)界提出了一種新的設(shè)計思路，稱為“自上而下”的設(shè)計方法，這是一種建立在實時仿真基礎(chǔ)上優(yōu)化的高效設(shè)計流程，見圖1-1-1：

     圖1-1-1高速PCB設(shè)計流程
   從上面的流程圖可以看到，高速的PCB設(shè)計在完成之前，經(jīng)過多方面的仿真、分析和優(yōu)化，避免了絕大部分可能產(chǎn)生的問題，如果依托強大的EDA仿真工具，基本上能實現(xiàn)“設(shè)計即正確”目的。
   在整個高速設(shè)計過程中，信號完整性工程師必須貫穿于設(shè)計的始終，Cadence公司的首席顧問Donald Telian曾給信號完整性工程師歸納了七點作用：

•    研究和定義(pioneering and defining)
•    分類和總結(jié)(Partitioning 和Approximating)
•    建模和測量(Modeling and Measuring)
•    設(shè)計和優(yōu)化(Designing and optimizing)
•    量化和驗證(Quantifying and verifying)
•    減少和簡化(Reducing and simplifying)
•    聯(lián)系和調(diào)試(Correlating and Debugging)

   對于以上這七大作用的詳細(xì)闡述，可以參見1997 high performance system Design Conference上Donald Telian的原稿。

1.3 相關(guān)的一些基本概念
   在具體討論信號完整性理論知識之前，這節(jié)中我們將對高速設(shè)計中經(jīng)常提到的一些基本名詞做些簡單地整理和介紹，給初步接觸高速的設(shè)計人員提供一個概念性的認(rèn)識。
信號完整性(Signal Integrity)：就是指電路系統(tǒng)中信號的質(zhì)量，如果在要求的時間內(nèi)，信號能不失真地從源端傳送到接收端，我們就稱該信號是完整的。
  傳輸線(Transmission Line)：由兩個具有一定長度的導(dǎo)體組成回路的連接線，我們稱之為傳輸線，有時也被稱為延遲線。
  集總電路(Lumped circuit)：在一般的電路分析中，電路的所有參數(shù)，如阻抗、容抗、感抗都集中于空間的各個點上，各個元件上，各點之間的信號是瞬間傳遞的，這種理想化的電路模型稱為集總電路。
  分布式系統(tǒng)(Distributed System)：實際的電路情況是各種參數(shù)分布于電路所在空間的各處，當(dāng)這種分散性造成的信號延遲時間與信號本身的變化時間相比己不能忽略的時侯，整個信號通道是帶有電阻、電容、電感的復(fù)雜網(wǎng)絡(luò)，這就是一個典型的分布參數(shù)系統(tǒng)。
  上升/下降時間(Rise/Fall Time)：信號從低電平跳變?yōu)楦唠娖剿枰臅r間，通常是量度上升/下降沿在10%-90%電壓幅值之間的持續(xù)時間，記為Tr。
  截止頻率(Knee Frequency)：這是表征數(shù)字電路中集中了大部分能量的頻率范圍(0．5/Tr)，記為Fknee。，一般認(rèn)為超過這個頻率的能量對數(shù)字信號的傳輸沒有任何影響。
特征阻抗(Characteristic Impedance)：交流信號在傳輸線上傳播中的每一步遇到不變的瞬間阻抗就被稱為特征阻抗，也稱為浪涌阻抗，記為Zo?？梢酝ㄟ^傳輸線上輸入電壓對輸入電流的比率值(V/I)來表示。
  傳輸延遲(Propagation delay)：指信號在傳輸線上的傳播延時，與線長和信號傳播速度有關(guān)，記為tpd
  微帶線(Micro-Strip)：指只有一邊存在參考平面的傳輸線。
  帶狀線(Strip-Line)：指兩邊都有參考平面的傳輸線。
趨膚效應(yīng)(Skin effect)：指當(dāng)信號頻率提高時，流動電荷會漸漸向傳輸線的邊緣靠近，甚至中間將沒有電流通過。與此類似的還有集束效應(yīng)，現(xiàn)象是電流密集區(qū)域集中在導(dǎo)體的內(nèi)側(cè)。
  反射(Reflection)：指由于阻抗不匹配而造成的信號能量的不完全吸收，發(fā)射的程度可以有反射系數(shù)p表示。
  過沖/下沖(Over shoot/under shoot)：過沖就是指接收信號的第一個峰值或谷值超過設(shè)定電壓——對于上升沿是指第一個峰值超過最高電壓；對于下降沿是指第一個谷值超過最低電壓，而下沖就是指第二個谷值或峰值。
  振蕩：在一個時鐘周期中，反復(fù)的出現(xiàn)過沖和下沖，我們就稱之為振蕩。振蕩根據(jù)表現(xiàn)形式可分為振鈴(Ringing)和環(huán)繞振蕩，振鈴為欠阻尼振蕩，而環(huán)繞振蕩為過阻尼振蕩。
匹配(Ternlination)：指為了消除反射而通過添加電阻或電容器件來達(dá)到阻抗一致的效果。因為通常采用在源端或終端，所以也稱為端接。
  串?dāng)_：串?dāng)_是指當(dāng)信號在傳輸線上傳播時，因電磁耦合對相鄰的傳輸線產(chǎn)生的不期望的電壓噪聲干擾，這種干擾是由于傳輸線之間的互感和互容引起的。
  信號回流(Return current)：指伴隨信號傳播的返回電流。
  自屏蔽(Self shielding)：信號在傳輸線上傳播時，靠大電容耦合抑制電場，靠小電感耦合抑制磁場來維持低電抗的方法稱為自屏蔽。
  前向串?dāng)_(Forward Crosstalk)：指干擾源對犧牲源的接收端產(chǎn)生的第一次干擾，也稱為遠(yuǎn)端干擾(Far-end crosstalk)。
  后向串?dāng)_(Forward Crosstalk)：指干擾源對犧牲源的發(fā)送端產(chǎn)生的第一次干擾，也稱為近端干擾(Near-end crosstalk)。
屏蔽效率(SE)：是對屏蔽的適用性進(jìn)行評估的一個參數(shù)，單位為分貝。
  吸收損耗：吸收損耗是指電磁波穿過屏蔽罩的時候能量損耗的數(shù)量。
  反射損耗：反射損耗是指由于屏蔽的內(nèi)部反射導(dǎo)致的能量損耗的數(shù)量，他隨著波阻和屏蔽阻抗的比率而變化。
  校正因子：表示屏蔽效率下降的情況的參數(shù)，由于屏蔽物吸收效率不高，其內(nèi)部的再反射會使穿過屏蔽層另一面的能量增加，所以校正因子是個負(fù)數(shù)，而且只使用于薄屏蔽罩中存在多個反射的情況分析。
  差模EMI：傳輸線上電流從驅(qū)動端流到接收端的時候和它回流之間耦合產(chǎn)生的EMI，就叫做差模EMI。
共模EMI：當(dāng)兩條或者多條傳輸線以相同的相位和方向從驅(qū)動端輸出到接收端的時候，就會產(chǎn)生共模輻射，既共模EMI。
  發(fā)射帶寬：即最高頻率發(fā)射帶寬，當(dāng)數(shù)字集成電路從邏輯高低之間轉(zhuǎn)換的時候，輸出端產(chǎn)生的方波信號頻率并不是導(dǎo)致EMI的唯一成分。該方波中包含頻率范圍更寬廣的正弦諧波分量，這些正弦諧波分量是工程師所關(guān)心的EMI頻率成分，而最高的EMI頻率也稱為EMI的發(fā)射帶寬。
  電磁環(huán)境：存在于給定場所的所有電磁現(xiàn)象的總和。
  電磁騷擾：任何能引起裝置、設(shè)備或系統(tǒng)性能降低或者對有生命或者無生命物質(zhì)產(chǎn)生損害作用的電磁現(xiàn)象。
電磁干擾：電磁騷擾引起設(shè)備、傳輸通道和系統(tǒng)性能的下降。
  電磁兼容性：設(shè)備或者系統(tǒng)在電磁環(huán)境中能正常工作且不對該環(huán)境中任何事物構(gòu)成不能承受的電磁騷擾的能力。
  系統(tǒng)內(nèi)干擾：系統(tǒng)中出現(xiàn)由本系統(tǒng)內(nèi)部電磁騷擾引起的電磁干擾。
  系統(tǒng)間干擾：有其他系統(tǒng)產(chǎn)生的電磁干擾對一個系統(tǒng)造成的電磁干擾。
靜電放電：具有不同靜電電位的物體相互接近或者接觸時候而引起的電荷轉(zhuǎn)移。
  建立時間(setup Time)：建立時間就是接收器件需要數(shù)據(jù)提前于時鐘沿穩(wěn)定存在于輸入端的時間。
  保持時間(Hold Time)：為了成功的鎖存一個信號到接收端，器件必須要求數(shù)據(jù)信號在被時鐘沿觸發(fā)后繼續(xù)保持一段時間，以確保數(shù)據(jù)被正確的操作。這個最小的時間就是我們說的保持時間。
  飛行時間(Flight Time)：指信號從驅(qū)動端傳輸?shù)浇邮斩?，并達(dá)到一定的電平之間的延時，和傳輸延遲和上升時間有關(guān)。
  Tco：是指器件的輸入時鐘邊緣觸發(fā)有效到輸出信號有效的時間差，這是信號在器件內(nèi)部的所有延遲總和，一般包括邏輯延遲和緩沖延遲。
  緩沖延遲(buffer delay)：指信號經(jīng)過緩沖器達(dá)到有效的電壓輸出所需要的時間
  時鐘抖動(Jitter)：時鐘抖動是指時鐘觸發(fā)沿的隨機誤差，通常可以用兩個或多個時鐘周期差值來量度，這個誤差是由時鐘發(fā)生器內(nèi)部產(chǎn)生的，和后期布線沒有關(guān)系。
  時鐘偏移(Skew)：是指由同樣的時鐘產(chǎn)生的多個子時鐘信號之間的延時差異。
  假時鐘：假時鐘是指時鐘越過閾值(threshold)無意識地改變了狀態(tài)(有時在VIL或VIH之間)。通常由于過分的下沖(undershoot)或串?dāng)_(crosstalk)引起。
  電源完整性(Power Integrity)：   指電路系統(tǒng)中的電源和地的質(zhì)量。
  同步開關(guān)噪聲(Simultaneous Switch Noise)：指當(dāng)器件處于開關(guān)狀態(tài)，產(chǎn)生瞬間變化的電流(di/dt)，在經(jīng)過回流途徑上存在的電感時，形成交流壓降，從而引起噪聲，簡稱SSN。也稱為△i噪聲。
  地彈(Ground Bounce)：指由于封裝電感而引起地平面的波動，造成芯片地和系統(tǒng)地不一致的現(xiàn)象。同樣，如果是由于封裝電感引起的芯片和系統(tǒng)電源差異，就稱為電源反彈(Power Bounce)。