74HC164 8 位串入、并出移位寄存器
1. 概述
74HC164、74HCT164 是高速硅門(mén) CMOS 器件，與低功耗肖特基型 TTL (LSTTL) 器件的引腳兼容。74HC164、74HCT164 是 8 位邊沿觸發(fā)式移位寄存器，串行輸入數(shù)據(jù)，然后并行輸出。數(shù)據(jù)通過(guò)兩個(gè)輸入端（DSA 或 DSB）之一串行輸入；任一輸入端可以用作高電平使能端，控制另一輸入端的數(shù)據(jù)輸入。兩個(gè)輸入端或者連接在一起，或者把不用的輸入端接高電平，一定不要懸空。
時(shí)鐘 (CP) 每次由低變高時(shí)，數(shù)據(jù)右移一位，輸入到 Q0， Q0 是兩個(gè)數(shù)據(jù)輸入端（DSA 和 DSB）的邏輯與，它將上升時(shí)鐘沿之前保持一個(gè)建立時(shí)間的長(zhǎng)度。
主復(fù)位 (MR) 輸入端上的一個(gè)低電平將使其它所有輸入端都無(wú)效，同時(shí)非同步地清除寄存器，強(qiáng)制所有的輸出為低電平。
2. 特性
門(mén)控串行數(shù)據(jù)輸入 異步中央復(fù)位 符合 JEDEC 標(biāo)準(zhǔn) no. 7A 靜電放電 (ESD) 保護(hù)：
·HBM EIA/JESD22-A114-B 超過(guò) 2000 V
·MM EIA/JESD22-A115-A 超過(guò) 200 V 。 多種封裝形式 額定從 -40 °C 至 +85 °C 和 -40 °C 至 +125 °C 。 3. 功能圖
圖 1. 邏輯符號(hào)
圖 2. IEC 邏輯符號(hào)
圖 3. 邏輯圖
圖 4. 功能圖
4. 引腳信息
圖 5. DIP14、SO14、SSOP14 和 TSSOP14 封裝的引腳配置
引腳說(shuō)明
| 符號(hào) | 引腳 | 說(shuō)明 |
| DSA | 1 | 數(shù)據(jù)輸入 |
| DSB | 2 | 數(shù)據(jù)輸入 |
| Q0~Q3 | 3~6 | 輸出 |
| GND | 7 | 地 (0 V) |
| CP | 8 | 時(shí)鐘輸入（低電平到高電平邊沿觸發(fā)） |
| /M/R | 9 | 中央復(fù)位輸入（低電平有效） |
| Q4~Q7 | 10~13 | 輸出 |
| VCC | 14 | 正電源羅畝的筆記 |
5. 功能表
| 工作模式 | 輸入 | 輸出 |
| /M/R | CP | DSA | DSB | Q0 | Q1 至 Q7 |
| 復(fù)位（清除） | L | L | X | X | L | L 至 L |
移位
| H | ↑ | l | l | L | q0 至 q6 |
| H | ↑ | l | h | L | q0 至 q6 |
| H | ↑ | h | l | L | q0 至 q6 |
| H | ↑ | h | H | H | q0 至 q6 |
H = HIGH（高）電平
h = 先于低-至-高時(shí)鐘躍變一個(gè)建立時(shí)間 (set-up time) 的 HIGH（高）電平
L = LOW（低）電平
l = 先于低-至-高時(shí)鐘躍變一個(gè)建立時(shí)間 (set-up time) 的 LOW（低）電平
q = 小寫(xiě)字母代表先于低-至-高時(shí)鐘躍變一個(gè)建立時(shí)間的參考輸入 (referenced input) 的狀態(tài)
↑ = 低-至-高時(shí)鐘躍變
6. 極限值
符合絕對(duì)最大額定值體系 (IEC 60134) 的規(guī)定。電壓參考點(diǎn)為 GND（地 = 0 V）。
[1] 對(duì)于 DIP14 封裝：Ptot 在超過(guò) 70 °C 時(shí)以 12 mW/K 的速度線(xiàn)性降低。
[2] 對(duì)于 SO14 封裝：Ptot 在超過(guò) 70 °C 時(shí)以 8 mW/K 的速度線(xiàn)性降低。
對(duì)于 SSOP14 和 TSSOP14 封裝：Ptot 在超過(guò) 60 °C 時(shí)以 5.5 mW/K 的速度線(xiàn)性降低。
對(duì)于 DHVQFN14 封裝：Ptot 在超過(guò) 60 °C 時(shí)以 4.5 mW/K 的速度線(xiàn)性降低。
7. 推薦工作條件
