<ESD類型回顧>
<A 24 GHz Low-Noise Amplifier Using RF Junction Varactors for Noise Optimization and CDM ESD Protection in 90 nm CMOS>
Ming-Hsien Tsai, Student Member, IEEE, and Shawn S. H. Hsu, Member, IEEE
SOC芯片通常采用先進(jìn)的CMOS技術(shù)制造，具有比以前更薄的柵極氧化物和更大的芯片尺寸，大的襯底可能積累大量的電荷，導(dǎo)致CDM事件期間的高ESD放電峰值電流。傳統(tǒng)CDM保護(hù)器件使用柵極接地NMOS被添加到輸入級(jí)的柵極。然而，這種方法通常會(huì)在信號(hào)路徑上引入顯著的寄生電容，這不適合RF應(yīng)用。
變?nèi)荻O管被用作ESD保護(hù)器件，并與90nm CMOS中24GHz的LNA核心電路共同設(shè)計(jì)，ESD保護(hù)、噪聲系數(shù)、增益和功耗共同優(yōu)化。變?nèi)荻O管與輸入匹配網(wǎng)絡(luò)共同設(shè)計(jì)，具有源極電感退化的共源共柵LNA具有減少米勒效應(yīng)、改善輸入/輸出隔離、增強(qiáng)放大器穩(wěn)定性以及同時(shí)進(jìn)行噪聲和輸入匹配的可能性的優(yōu)點(diǎn)。
（a）LNA ESD保護(hù)示意圖（b） LNA Layout
前兩個(gè)變?nèi)荻O管被用作PD和NS模式的直接ESD路徑，同時(shí)配合Clamp用作PS和ND模式。芯片可能通過某個(gè)地pin腳積聚了太多電荷，從而導(dǎo)致CDM損壞。When a CDM ESD event occurs, the circuit maybe damaged before the primary ESD protection circuit turns on, since a huge current level up to 10A could be reached in a short period of time.由于柵極電容使LNA在高頻產(chǎn)生了低阻路徑，CDM放電電流可能直接流到M1的gate。柵極的變?nèi)荻O管用于bypass the large ESD current，防止柵氧化層被擊穿。LG和LS走線需要足夠粗。Also, the RC-inverter-triggered NMOS power clamp with a large total width (2000um) provides a low-impedance path between power-rail to ground. Note all the varactors are reversed biased under normal RF operation.
圖 LNA ESD保護(hù)示意圖
通過在沿著ESD paths的陽(yáng)極和陰極處加足夠多的通孔、畫足夠?qū)挼慕饘僮呔€，變?nèi)荻O管實(shí)現(xiàn)小的導(dǎo)通電阻和高的二次擊穿電流，達(dá)到高ESD保護(hù)水平。在該設(shè)計(jì)中，變?nèi)荻O管采用了多指拓?fù)浣Y(jié)構(gòu)，具有ESD電流流動(dòng)平穩(wěn)、單位面積外圍大、導(dǎo)通電阻降低、易于金屬布線等優(yōu)點(diǎn)。此外，選擇0.2um的最小器件長(zhǎng)度（受設(shè)計(jì)規(guī)則限制）用于改善ESD電平與寄生電容的比率。對(duì)于結(jié)型變?nèi)莨?，寄生電容主要存在于底部區(qū)域，而ESD電流主要流經(jīng)結(jié)的邊緣。通過小的器件長(zhǎng)度，可以在保持小面積和寄生電容的同時(shí)最大化總外圍，從而最大化ESD電流。
N是finger數(shù)，W是單個(gè)finger的寬度，寄生電容隨著器件尺寸的增加而增加。這些實(shí)驗(yàn)研究表明，如果器件的幾何形狀和尺寸被正確地設(shè)計(jì)和選擇，RF結(jié)變?nèi)莨芸梢杂脕韺?shí)現(xiàn)具有小寄生電容的期望ESD保護(hù)水平。
<A Multi-ESD-Path Low-Noise Amplifier With a
4.3-A TLP Current Level in 65-nm CMOS>
Ming-Hsien Tsai, Shawn S. H. Hsu, Member, IEEE, Fu-Lung Hsueh, and Chewn-Pu Jou
圖 LNA Clamp結(jié)構(gòu)圖及IV曲線
圖 利用SCR改善ESD問題
圖 LNA結(jié)構(gòu)圖
柵極電感與M1 Cgs諧振，使工作頻段中心頻點(diǎn)處輸入阻抗虛部為0，同時(shí)選擇合適的M1尺寸與Ls使輸入阻抗實(shí)部等于或接近50歐姆，完成功率匹配，同時(shí)接近最小噪聲匹配圓。
四種ESD測(cè)試模式：
1、positive ESD pulse with VDD grounded (PD)
2、positive ESD pulse with VSS grounded (PS)
3、negative ESD pulse with VDD grounded (ND)
4、negative ESD pulse with VSS grounded (NS)
采用的柵極驅(qū)動(dòng)clamp具有低導(dǎo)通電壓、高導(dǎo)通速度和相對(duì)較小的漏電流，適用于柵極氧化物擊穿較小的先進(jìn)技術(shù)節(jié)點(diǎn)中的ESD設(shè)計(jì)。具有多指拓?fù)浣Y(jié)構(gòu)的晶體管MESD具有高達(dá)2000um的總柵寬，以維持高ESD電流水平。Clamp引入的寄生電阻和電容對(duì)RF特性并不那么關(guān)鍵，因?yàn)閏lamp僅連接在電地軌之間。如上圖所示，clamp具有0.7V的小導(dǎo)通電壓，并且可以通過RC觸發(fā)電路快速導(dǎo)通。當(dāng)施加電流時(shí)，襯底觸發(fā)的SCR（silicon-controlled rectifier）可以快速導(dǎo)通，柵極接地的NMOS（GGNMOS）被用作快速觸發(fā)SCR的外部觸發(fā)器件，GGNMOS具有觸發(fā)電壓大的缺點(diǎn)。
補(bǔ)充1：變?nèi)荻O管
變?nèi)荻O管(Varactor Diodes)又稱'可變電抗二極管'，是利用PN結(jié)反偏時(shí)結(jié)電容大小隨外加電壓而變化的特性制成的。反偏電壓增大時(shí)結(jié)電容減小、反之結(jié)電容增大。
補(bǔ)充2：TVS二極管
當(dāng)TVS二極管的兩端受到極大的瞬態(tài)反向偏壓時(shí)，它能以10的負(fù)12次方秒量級(jí)的速度，（瞬間）將其兩極間的高阻抗變?yōu)榈妥杩?/span>，吸收高達(dá)數(shù)千瓦的浪涌功率，使兩極間的電壓箝位于一個(gè)預(yù)定值，免受各種浪涌脈沖的損壞。
補(bǔ)充3：MOS管常見擊穿類型
1)MOSFET擊穿電壓-Drain（漏極）->Source（源極）穿通擊穿
這個(gè)主要是Drain加反偏電壓后，使得Drain/Bulk的PN結(jié)耗盡區(qū)延展，當(dāng)耗盡區(qū)碰到Source的時(shí)候，那源漏之間不需要開啟就形成了通路，所以叫做穿通。
穿通擊穿在擊穿過程中，電流有逐步增大的特征，這是因?yàn)楹谋M層擴(kuò)展較寬，產(chǎn)生電流較大。另一方面，耗盡層展寬大容易發(fā)生DIBL效應(yīng)，使源襯底結(jié)正偏出現(xiàn)電流逐步增大的特征。穿通擊穿一般不會(huì)出現(xiàn)破壞性擊穿，因?yàn)榇┩〒舸﹫?chǎng)強(qiáng)沒有達(dá)到雪崩擊穿的場(chǎng)強(qiáng)，不會(huì)產(chǎn)生大量電子空穴對(duì)。
這是PN結(jié)雪崩擊穿，漏極反偏電壓下使得PN結(jié)耗盡區(qū)展寬，則反偏電場(chǎng)加在了PN結(jié)反偏上面，使得電子加速撞擊晶格產(chǎn)生新的電子空穴對(duì)，然后電子繼續(xù)撞擊，如此雪崩倍增下去導(dǎo)致?lián)舸?，所以這種擊穿的電流幾乎快速增大，I-Vcurve幾乎垂直上去，很容燒毀的。(這點(diǎn)和源漏穿通擊穿不一樣)
這個(gè)主要是Drain（漏極）和Gate（柵級(jí)）之間的Overlap導(dǎo)致的柵極氧化層擊穿，這個(gè)有點(diǎn)類似GOX擊穿了，當(dāng)然它更像Polyfinger的GOX擊穿了，這個(gè)Overlap還有個(gè)問題就是GIDL，這個(gè)也會(huì)貢獻(xiàn)Leakage使得BV降低。
補(bǔ)充4：MOS管容易擊穿的原因
聯(lián)系客服
