閂鎖（Latch-up）
閂鎖就是指CMOS器件所固有的寄生可控硅（SCR）被觸發(fā)導(dǎo)通，在電源與地之間形成低阻抗大電流通路的現(xiàn)象。這種寄生SCR結(jié)構(gòu)存在于CMOS器件內(nèi)的各個(gè)部分，包括輸入端、輸出端、內(nèi)部反相器等。當(dāng)在電源端、輸入端或輸出端有較強(qiáng)的浪涌沖擊時(shí)，就可能觸發(fā)這些可控硅，產(chǎn)生閂鎖。當(dāng)閂鎖電流達(dá)到一定強(qiáng)度持續(xù)一段時(shí)間，就可能造成器件的永久性損壞。
閂鎖產(chǎn)生機(jī)理
圖1表示一個(gè)簡(jiǎn)單的P阱CMOS結(jié)構(gòu)，很顯然，這種結(jié)構(gòu)存在寄生的NPN和PNP晶體管，寄生NPN晶體管是縱向結(jié)構(gòu)，其發(fā)射區(qū)是n+擴(kuò)散區(qū)，基區(qū)是p阱，集電區(qū)是n型襯底。寄生PNP晶體管是橫向結(jié)構(gòu)，其發(fā)射區(qū)是p+擴(kuò)散區(qū)，基區(qū)是n型襯底，集電區(qū)是p阱。圖2是寄生雙極晶體管構(gòu)成的等效電路，n型襯底和p阱本身存在體電阻，分別以R1和R2表示。R1跨接在VDD與PNP管的基極之間，R2則跨接在NPN管的基極與VSS之間。在正常工作狀態(tài)下，這種寄生的PNPN四層結(jié)構(gòu)處于截止?fàn)顟B(tài)，不會(huì)產(chǎn)生異常電流。但是在某種外部條件的觸發(fā)下，例如圖2中的D1端的正尖峰電壓高于VDD或者D2端的負(fù)尖峰電壓低于VSS，這種PNPN四層正反饋結(jié)構(gòu)就可能產(chǎn)生類似于可控硅的觸發(fā)導(dǎo)通。此時(shí)，即使外部觸發(fā)條件消失，導(dǎo)通電流仍然會(huì)維持，這種現(xiàn)象就是所謂有閂鎖效應(yīng)，也稱為寄生可控硅效應(yīng)。
由圖可知，減小R1與R2可以提高CMOS電路的抗閂鎖能力。因此在很多CMOS工藝中在P阱四周加上接VSS的p+擴(kuò)散保護(hù)環(huán)，在PMOS管的四周加上接VDD的n+擴(kuò)散保護(hù)環(huán)，如圖1所示，并且在保護(hù)環(huán)上盡可能多開(kāi)些金屬引線孔，用金屬互連線將保護(hù)環(huán)短接，以減小R1與R2，這樣即可有效地防止閂鎖效應(yīng)。
圖1：P阱CMOS結(jié)構(gòu)
閂鎖（Latch-up）的觸發(fā)條件
觸發(fā)條件為CMOS電路的輸入輸出腳或電源地腳上出現(xiàn)一定的電流VLU或電壓VLU。很多CMOS器件的Datasheet里都標(biāo)明允許施加在輸入端的電壓在VDD+0.3V與VSS-0.3V之間，超過(guò)這個(gè)值就可能會(huì)引發(fā)閂鎖。另外CMOS器件對(duì)于輸出端的拉電流和灌電流也有相應(yīng)的限值規(guī)定，超過(guò)規(guī)定的電流，就不能保證器件應(yīng)用的可靠，或可能引發(fā)閂鎖。
另外，當(dāng)器件的電源電壓超過(guò)其最大允許電壓時(shí)，可能引發(fā)n襯底與P阱之間的雪崩擊穿而閂鎖。少數(shù)情況下，電源上的尖峰電壓，也可能引發(fā)閂鎖。
如何防止閂鎖
從閂鎖產(chǎn)生機(jī)理可知，防止閂鎖就是要防止閂鎖的觸發(fā)條件產(chǎn)生。
下面介紹防止閂鎖的一些具體措施：
1．帶電插拔時(shí)，要求連接順序?yàn)椋篏ND、低電壓電源、高電壓電源、I/O。其中電壓以絕對(duì)值計(jì)。相同幅值的正負(fù)電源同時(shí)上電，可使兩者的影響相互抵消。
2．做好電源去耦，避免上電時(shí)或工作中，電源電壓上沖或下沖導(dǎo)致的閂鎖。
3．電源串電阻，限流，消除閂鎖導(dǎo)致器件的損壞。
4．繼電器等感性負(fù)載，加反接二極管吸收浪涌電流。
5．高低電壓電源之間接二極管，避免在上下電時(shí)，低電壓電源端電壓超過(guò)高電壓電源端過(guò)多，起箝位作用。
6．同電壓的不同電源之間加兩個(gè)相互反接的肖特基二極管。
7． AGND與DGND之間加兩個(gè)相互反接的肖特基二極管。
圖3：電源與地的防止閂鎖電路
8．驅(qū)動(dòng)長(zhǎng)線負(fù)載時(shí)，做好匹配，以減小過(guò)沖、下沖，允許的條件下，可在CMOS器件端口處加兩個(gè)二極管，一個(gè)接地，一個(gè)接電源。
9．系統(tǒng)具有用戶可操作的I/O，在I/O串接一個(gè)電阻限流，并可在端口處加兩個(gè)二極管，一個(gè)接地，一個(gè)接電源。
10. 數(shù)字電路與模擬電路相接時(shí)，如下圖，通過(guò)電阻分壓比用二極管箝位效果要好。
圖5：模擬電路與數(shù)字電路連接時(shí)的保護(hù)電路
器件的閂鎖測(cè)試
器件的閂鎖測(cè)試，就是模擬浪涌信號(hào)加在器件的電源、輸入、輸出端，看是否出現(xiàn)閂鎖，即是否出現(xiàn)工作電流受浪涌沖擊后迅速增大并超過(guò)一定的范圍。測(cè)試包括：電源端的過(guò)電壓沖擊測(cè)試和輸入輸出端的過(guò)電流沖擊測(cè)試。
熱插拔介紹：
熱插拔的英文翻譯為Hotsocketing，或Hot swapping，或Hotplug-in。、指機(jī)框在上電狀態(tài)下，將電路板插入機(jī)框或從機(jī)框中拔下電路板。
在電信設(shè)備的測(cè)試、維護(hù)過(guò)程中，由于系統(tǒng)不能中斷，電路板的帶電插拔情況普遍存在。為了保證器件不受損害和信號(hào)完整性，電路板必須有針對(duì)性的設(shè)計(jì)，特別是高速數(shù)字系統(tǒng)。帶電插拔系統(tǒng)需要特別考慮的是確保系統(tǒng)運(yùn)行中信號(hào)的完整性。此外，快速改變的電壓和破壞性電流對(duì)設(shè)備的不利影響也是需要考慮的。保護(hù)性電路、元件和特殊的軟件控制可以消除熱插拔相關(guān)的不利影響。
按照電路帶電插拔時(shí)對(duì)器件和信號(hào)的影響程度，把帶電插拔的防護(hù)設(shè)計(jì)分為四個(gè)等級(jí)。介紹如下。但該四個(gè)等級(jí)是根據(jù)普通邏輯器件（如驅(qū)動(dòng)器等）的電路結(jié)構(gòu)來(lái)定義的，F(xiàn)PGA、CPLD等大邏輯器件的端口結(jié)構(gòu)與普通邏輯器件有較大的區(qū)別，結(jié)構(gòu)更加復(fù)雜，但仍可以等效為普通邏輯器件的熱插拔等級(jí)。
1）0級(jí)防護(hù)
具有0級(jí)防護(hù)設(shè)計(jì)的電路板應(yīng)在先關(guān)斷主電源的情況下才能安全的帶電插拔。它沒(méi)有對(duì)瞬變電流或突變電壓的抑制保護(hù)，插拔過(guò)程中插入電路板接口也不能進(jìn)入高阻狀態(tài)。如果插入電路板在系統(tǒng)沒(méi)有斷電情況下就進(jìn)行帶電插拔，板上的接口器件或其他元件很可能受到損壞。只能達(dá)到0級(jí)防護(hù)設(shè)計(jì)的電路板不能帶電插拔。
2）1級(jí)防護(hù)（Partial Power Down）
具有1級(jí)防護(hù)設(shè)計(jì)的電路板在斷電時(shí)能限制帶電總線和插入電路板接口之間的電流，從而防止插入電路板受到損壞。這種瞬態(tài)電流限制就能保證在不打斷主電源情況下帶電插拔電路板，但是在帶電插拔期間，主系統(tǒng)必須暫停信號(hào)傳輸。這種防護(hù)設(shè)計(jì)需要使用IOFF電路。
3）2級(jí)防護(hù)（Hot Insertion）
具有2級(jí)防護(hù)設(shè)計(jì)的電路板具有帶電插拔性能，它能防止插入電路板插拔時(shí)的驅(qū)動(dòng)沖突。2級(jí)防護(hù)設(shè)計(jì)除了具有1級(jí)防護(hù)設(shè)計(jì)的能力外，信號(hào)端還能在電源電壓上升到指定值之前保持高阻狀態(tài)，在電源電壓超過(guò)這個(gè)指定值后會(huì)按照設(shè)置狀態(tài)輸出。電路板斷電時(shí)，在電源電壓下降到預(yù)定電壓值之前輸出保持為驅(qū)動(dòng)邏輯電平，然后變成高阻狀態(tài)。按照2級(jí)防護(hù)設(shè)計(jì)的要求，電路板帶電插拔期間總線上的數(shù)據(jù)傳輸可能會(huì)被打斷。2級(jí)防護(hù)設(shè)計(jì)既需要1級(jí)防護(hù)設(shè)計(jì)中的IOFF電路，也需要上電3態(tài)電路（PU3S）。
4）3級(jí)防護(hù)（Live Insertion）
具有3級(jí)防護(hù)設(shè)計(jì)的電路板在帶電插拔時(shí)對(duì)系統(tǒng)電源和信號(hào)沒(méi)有其他的限制、約束和要求。帶電插拔和數(shù)據(jù)交換可同步進(jìn)行，即在任何情況下進(jìn)行插、拔操作都不會(huì)破壞數(shù)據(jù)，當(dāng)然更不會(huì)損壞器件。為了達(dá)到這些要求，3級(jí)防護(hù)設(shè)計(jì)同時(shí)需要IOFF、PU3S和預(yù)充電I/O。
ALTERA對(duì)熱插拔的定義
ALTERA對(duì)熱插拔的定義如下。
熱插拔的英文翻譯為Hotsocketing，或Hot swapping，或Hotplug-in。熱插拔特性是指在一個(gè)正在運(yùn)行的系統(tǒng)中插入或者移出電路板時(shí)不會(huì)對(duì)系統(tǒng)或電路板造成破壞或損傷的能力。
具備熱插拔特性的可編程邏輯器件必須有如下的特性：
驅(qū)動(dòng)未上電的器件時(shí)不會(huì)對(duì)該器件造成損傷；
在器件未上電或上電的過(guò)程中，該器件沒(méi)有向外驅(qū)動(dòng)；
外部向器件I/O管腳的輸入信號(hào)不會(huì)通過(guò)器件內(nèi)部電路向器件的Vccio, Vccpd或者Vccint充電。
依據(jù)以上的定義，ALTERA具有熱插拔特性的器件的熱插拔等級(jí)相當(dāng)于2級(jí)插拔等級(jí)以上。
ALTERA認(rèn)為互聯(lián)網(wǎng)、無(wú)線通訊和存儲(chǔ)業(yè)的增長(zhǎng)推動(dòng)實(shí)時(shí)數(shù)據(jù)通訊呈指數(shù)倍的增長(zhǎng)。在實(shí)時(shí)數(shù)據(jù)通訊業(yè)務(wù)中，運(yùn)營(yíng)商不能完全關(guān)閉系統(tǒng)進(jìn)行維修、維護(hù)和升級(jí)，因?yàn)橄到y(tǒng)提供的業(yè)務(wù)或服務(wù)不能中斷。
熱插拔特性對(duì)于需要高可用性的系統(tǒng)和有冗余備份的系統(tǒng)至關(guān)重要，表1中列出了不同市場(chǎng)中的一些例子。
熱插拔和上電順序保護(hù)因?yàn)榘雽?dǎo)體制造技術(shù)的進(jìn)步變得更加重要。隨著半導(dǎo)體節(jié)點(diǎn)的不斷縮小，要求功率IC提供更低的電壓。同時(shí)，不同的I/O標(biāo)準(zhǔn)需要不同的電壓。今天的PCB往往需要集成多種電壓等級(jí)的器件，如5.0, 3.3, 2.5, 1.8和1.2V，要保證正確的上電順序更加困難。
沒(méi)有熱插拔需求的多電壓系統(tǒng)仍能從熱插拔和上電順序保護(hù)特性中受益。在一個(gè)多電壓系統(tǒng)中，不同的電壓往往由電壓調(diào)節(jié)器提供。電壓調(diào)節(jié)器的使用使得系統(tǒng)的上電順序變得不容易預(yù)測(cè)。需要特定上電順序的器件可能工作不正常，從而造成系統(tǒng)故障。
聯(lián)系客服
