FPGA学习的一些误区

功能验证方法学探讨

Writing testbench——防止同时调用task

ucf文件语法

脉冲边缘检测法

影响FPGA设计中时钟因素的探讨

从Verilog到VHDL(下):Verification using SV

从Verilog到VHDL(上):基本语法

Scripting Xilinx? ISE? using Tcl

转帖-VHDL语法学习(1)--初步认识VHDL

Active HDL 6.1 使用介绍

testbench书写过程

xilinx编写高效的验证平台