相位噪聲和抖動(dòng)的概念及其估算方法
上網(wǎng)時(shí)間 :
2004年06月30日 收藏 打印版 推薦給同仁 發(fā)送查詢時(shí)鐘頻率的不斷提高使
相位噪聲和
抖動(dòng)在系統(tǒng)時(shí)序上占據(jù)日益重要的位置。本文介其概念及其對(duì)系統(tǒng)性能的影響，并在電路板級(jí)、芯片級(jí)和單元模塊級(jí)分別提供了減小相位噪聲和抖動(dòng)的有效方法。
隨著通信系統(tǒng)中的時(shí)鐘速度邁入GHz級(jí)，相位噪聲和抖動(dòng)這兩個(gè)在模擬設(shè)計(jì)中十分關(guān)鍵的因素，也開始在數(shù)字芯片和電路板的性能中占據(jù)日益重要的位置。在高速系統(tǒng)中，時(shí)鐘或振蕩器波形的時(shí)序誤差會(huì)限制一個(gè)數(shù)字I/O接口的最大速率，不僅如此，它還會(huì)增大通信鏈路的誤碼率，甚至限制A/D轉(zhuǎn)換器的動(dòng)態(tài)范圍。
在此趨勢下，高速數(shù)字設(shè)備的設(shè)計(jì)師們也開始更多地關(guān)注時(shí)序因素。本文向數(shù)字設(shè)計(jì)師們介紹了相位噪聲和抖動(dòng)的基本概念，分析了它們對(duì)系統(tǒng)性能的影響，并給出了能夠?qū)⑾辔欢秳?dòng)和噪聲降至最低的常用電路技術(shù)。
什么是相位噪聲和抖動(dòng)？
相位噪聲和抖動(dòng)是對(duì)同一種現(xiàn)象的兩種不同的定量方式。在理想情況下，一個(gè)頻率固定的完美的脈沖信號(hào)(以1 MHz為例)的持續(xù)時(shí)間應(yīng)該恰好是1微秒，每500ns有一個(gè)跳變沿。
但不幸的是，這種信號(hào)并不存在。如圖1所示，信號(hào)周期的長度總會(huì)有一定變化，從而導(dǎo)致下一個(gè)沿的到來時(shí)間不確定。這種不確定就是相位噪聲，或者說抖動(dòng)。
抖動(dòng)是一個(gè)時(shí)域概念
抖動(dòng)是對(duì)信號(hào)時(shí)域變化的測量結(jié)果，它從本質(zhì)上描述了信號(hào)周期距離其理想值偏離了多少。通常，10 MHz以下信號(hào)的周期變動(dòng)并不歸入抖動(dòng)一類，而是歸入偏移或者漂移。抖動(dòng)有兩種主要類型：確定性抖動(dòng)和隨機(jī)性抖動(dòng)。確定性抖動(dòng)是由可識(shí)別的干擾信號(hào)造成的，這種抖動(dòng)通常幅度有限，具備特定的（而非隨機(jī)的）產(chǎn)生原因，而且不能進(jìn)行統(tǒng)計(jì)分析。造成確定性抖動(dòng)的來源主要有4種：
1.
相鄰信號(hào)走線之間的串?dāng)_：當(dāng)一根導(dǎo)線的自感增大后，會(huì)將其相鄰信號(hào)線周圍的感應(yīng)磁場轉(zhuǎn)化為感應(yīng)電流，而感應(yīng)電流會(huì)使電壓增大或減小，從而造成抖動(dòng)。
2. 敏感信號(hào)通路上的EMI輻射：電源、AC電源線和RF信號(hào)源都屬于EMI源。與串?dāng)_類似，當(dāng)附近存在EMI輻射時(shí)，時(shí)序信號(hào)通路上感應(yīng)到的噪聲電流會(huì)調(diào)制時(shí)序信號(hào)的電壓值。
3. 多層基底中電源層的噪聲：這種噪聲可能改變邏輯門的閾值電壓，或者改變閾值電壓的參考地電平，從而改變開關(guān)門電路所需的電壓值。
4. 多個(gè)門電路同時(shí)轉(zhuǎn)換為同一種邏輯狀態(tài)：這種情況可能導(dǎo)致電源層和地層上感應(yīng)到尖峰電流，從而可能使閾值電壓發(fā)生變化。
隨機(jī)抖動(dòng)是指由較難預(yù)測的因素導(dǎo)致的時(shí)序變化。例如，能夠影響半導(dǎo)體晶體材料遷移率的溫度因素，就可能造成載子流的隨機(jī)變化。另外，半導(dǎo)體加工工藝的變化，例如摻雜密度不均，也可能造成抖動(dòng)。
隨機(jī)抖動(dòng)最基本的一個(gè)特性就是隨機(jī)性，因此我們可以用高斯統(tǒng)計(jì)分布來描述其特性。例如，對(duì)一個(gè)只包含隨機(jī)抖動(dòng)因素的時(shí)鐘振蕩器的振蕩周期進(jìn)行100次連續(xù)測量，測量結(jié)果會(huì)呈高斯分布（或稱正態(tài)分布）。在其均值加減1個(gè)標(biāo)準(zhǔn)差的范圍內(nèi)包含了所有周期測量數(shù)據(jù)的68.26%，在其均值+/- 2倍標(biāo)準(zhǔn)差的范圍內(nèi)包含所有測量數(shù)據(jù)的95.4 %，+/- 3倍標(biāo)準(zhǔn)差范圍內(nèi)包含99.73%的測量數(shù)據(jù)，+/- 4倍標(biāo)準(zhǔn)差范圍內(nèi)包含99.99366%的測量數(shù)據(jù)。
從這種正態(tài)分布中，我們可以得到兩種常見的抖動(dòng)定義：
1. 峰峰值抖動(dòng)，即正態(tài)曲線上最小測量值到最大測量值之間的差距。在大多數(shù)電路中，該值會(huì)隨測量樣本數(shù)的增多而變大，理論上可達(dá)無窮大。因此，這種測量意義不大。
2. RMS(均方根)抖動(dòng)，即正態(tài)分布一階標(biāo)準(zhǔn)偏差的值。該值隨樣本數(shù)的增加變化不大，因而這種測量較有意義。但這種測量只在純高斯分布中才有效，如果分布中存在任何確定性抖動(dòng)，那么利用整個(gè)抖動(dòng)直方圖上的一階方差來估計(jì)抖動(dòng)出現(xiàn)的可能性就是錯(cuò)誤的。
3. 多個(gè)隨機(jī)抖動(dòng)源可以用RMS方式相加。但要得到總的抖動(dòng)，需要利用峰峰值，以便將隨機(jī)抖動(dòng)與確定性抖動(dòng)相加。
相位噪聲是頻率域的概念
相位噪聲是對(duì)信號(hào)時(shí)序變化的另一種測量方式，其結(jié)果在頻率域內(nèi)顯示。圖2用一個(gè)振蕩器信號(hào)來解釋相位噪聲。
如果沒有相位噪聲，那么振蕩器的整個(gè)功率都應(yīng)集中在頻率f=fo處。但相位噪聲的出現(xiàn)將振蕩器的一部分功率擴(kuò)展到相鄰的頻率中去，產(chǎn)生了邊帶(sideband)。從圖2中可以看出，在離中心頻率一定合理距離的偏移頻率處，邊帶功率滾降到1/fm，fm是該頻率偏離中心頻率的差值。
相位噪聲通常定義為在某一給定偏移頻率處的dBc/Hz值，其中，dBc是以dB為單位的該頻率處功率與總功率的比值。一個(gè)振蕩器在某一偏移頻率處的相位噪聲定義為在該頻率處1Hz帶寬內(nèi)的信號(hào)功率與信號(hào)的總功率比值。
在圖2中，相位噪聲是用偏移頻率fm處1Hz帶寬內(nèi)的矩形的面積與整個(gè)功率譜曲線下包含的面積之比表示的，約等于中心頻率處曲線的高度與fm處曲線的高度之差。該曲線顯示的是一個(gè)帶噪聲相角的振蕩器的功率譜，這些噪聲相角自身的波動(dòng)見圖3。
圖2所示為振蕩器的功率譜，而圖3所示為噪聲相角的譜，也叫相位波動(dòng)的譜密度。對(duì)于距離中心頻率足夠遠(yuǎn)的偏移頻率，從圖2所示功率譜中測得的以dBc/Hz為單位的相位噪聲等于圖3中所示的該頻率處相位波動(dòng)譜密度的值。
圖3中的密度譜是以對(duì)數(shù)坐標(biāo)表示的，其中，相位噪聲邊帶以1/fm2或20 dB/十倍頻程的速度下降。實(shí)際上，在噪聲邊帶中的某些地方，隨著相關(guān)噪聲過程的不同，相位噪聲可能會(huì)以1/f3、 1/f2甚至 1/f0的速度下降。
下降速度為1/f2的區(qū)域被稱作“白色頻率”變化區(qū)，這個(gè)區(qū)域中的相位變化是由振蕩器周期中白色的或非相關(guān)的波動(dòng)引起的。振蕩器在該區(qū)域中的行為由振蕩器電路中元件的熱噪聲決定。當(dāng)偏移頻率足夠低時(shí)，元件的閃爍噪聲通常也會(huì)起作用，導(dǎo)致該區(qū)域的譜密度以1/f3的速度下降。
此外，還有一點(diǎn)值得注意，當(dāng)圖3中偏移頻率趨于0時(shí)，邊帶噪聲會(huì)趨于無窮大。這恰好與自由運(yùn)行振蕩器中理應(yīng)出現(xiàn)的時(shí)序抖動(dòng)行為相符。
如何將相位噪聲轉(zhuǎn)換為抖動(dòng)
如前所述，抖動(dòng)和相位噪聲所描述的是同一現(xiàn)象的特征，因此，如果能從相位噪聲的測量結(jié)果中導(dǎo)出抖動(dòng)的值將是有意義的。以下介紹推導(dǎo)方法：每個(gè)振蕩器都有其相位噪聲圖，圖4給出一個(gè)例子。該圖中繪出的是從12 kHz到 10 MHz這個(gè)頻帶范圍內(nèi)，某振蕩器的相位噪聲情況。圖中，L(f)以功率譜密度函數(shù)的形式給出了邊帶噪聲的分布，單位為dBc。中心頻率的功率并不重要，因?yàn)槎秳?dòng)只反映了相位噪聲(即調(diào)制)與“純”中心頻率處的相對(duì)功率值。邊帶的總噪聲功率可以由L(f)函數(shù)在整個(gè)感興趣頻段內(nèi)(在本例中，即12 KHz到 10 MHz頻段內(nèi))積分得到。
計(jì)算得到的是相位調(diào)制噪聲在該頻段內(nèi)的功率，而相位調(diào)制正是造成抖動(dòng)的原因。由此，我們還能用如下的定積分推出RMS抖動(dòng)的值。
下式可求得該噪聲功率造成的RMS抖動(dòng)：
抖動(dòng)值還可以用其他單位表示，例如單位時(shí)間（UI）或時(shí)間。將上式除以以弧度為單位的中心頻率就可以將抖動(dòng)單位轉(zhuǎn)換為時(shí)間，見下式：
利用圖4所繪的噪聲功率值，我們可以計(jì)算一個(gè)312.5MHz振蕩器的RMS抖動(dòng)。將相位噪聲曲線在12 kHz到20 MHz范圍內(nèi)積分，得到-63 dBc：
因此可以得到如下式所示的RMS相位抖動(dòng)值，單位為弧度：
還可以將該抖動(dòng)值單位轉(zhuǎn)換為皮秒：
而同樣的312.5 MHz振蕩器的典性總抖動(dòng)值在5ps RMS左右。
最終，我們計(jì)算得到的0.72 ps RMS的抖動(dòng)值只在最大抖動(dòng)中占很小的比例。
怎樣將電路板上的相位噪聲和抖動(dòng)降至最低
電路板設(shè)計(jì)師可以通過兩種關(guān)鍵技術(shù)降低板上的確定性信號(hào)抖動(dòng)：
1．完全以差分形式收發(fā)信號(hào)：諸如LVDS或PECL等一些以差分方式收發(fā)信號(hào)的慣例，都能極大降低確定性抖動(dòng)的影響，而且這種差分通路還能消減信號(hào)通路上的所有干擾和串?dāng)_。由于這種信號(hào)收發(fā)系統(tǒng)對(duì)共模噪聲本來就有高度抑制能力，因此差分形式本來就有消除抖動(dòng)的趨向。
2．仔細(xì)布線：只要可能，就要避免出現(xiàn)寄生信號(hào)，因?yàn)檫@種信號(hào)可能會(huì)通過串?dāng)_或干擾對(duì)信號(hào)通路產(chǎn)生影響。走線應(yīng)該越短越好，而且不應(yīng)與承載高速開關(guān)數(shù)字信號(hào)的走線交叉。如果采用了差分信號(hào)收發(fā)系統(tǒng)，那么兩條差分信號(hào)線就應(yīng)盡可能靠近，這樣才能更好地利用其固有的共模噪聲抑制特性。
怎樣將芯片中的相位噪聲和抖動(dòng)降至最低
在芯片級(jí)上，可以使用以下設(shè)計(jì)技術(shù)將抖動(dòng)降至最低：
1．差分信號(hào)收發(fā)：即使進(jìn)入芯片的是單端信號(hào)，最好也在芯片中將其轉(zhuǎn)換為差分信號(hào)，原因同上節(jié)所述。
2．仔細(xì)布設(shè)信號(hào)通路：在對(duì)敏感時(shí)序信號(hào)通路進(jìn)行布線時(shí)必須小心，而且走線越短越好，還應(yīng)避免與任何數(shù)字信號(hào)線交叉。只要條件允許，最好將這些信號(hào)通路均在屏幕上顯示出來。例如，一條在第二層金屬平面上的信號(hào)通路可以夾在第一層和第三層金屬平面之間，而第一層和第三層金屬平面均連接到一個(gè)干凈的地上。
3．恰當(dāng)選擇緩沖器大?。喝绻镁彌_器在模塊間分配信號(hào)，那么必須注意驅(qū)動(dòng)強(qiáng)度的選擇。驅(qū)動(dòng)不足會(huì)造成信號(hào)上升/下降沿過緩，給噪聲以可乘之機(jī)。
4．保持基底和地的干凈：基底噪聲和地噪聲是造成確定性抖動(dòng)的主要原因。在一個(gè)有多路同步數(shù)字輸出的芯片內(nèi)，地線反彈噪聲(ground bounce)可能會(huì)達(dá)到幾百毫伏，甚至1伏。為了降低地線反彈噪聲，芯片上應(yīng)該有盡可能多的電源對(duì)，而且這些電源對(duì)應(yīng)盡可能靠近數(shù)字輸出。
5．使用一個(gè)單獨(dú)的干凈地層：在電路設(shè)計(jì)中，最好將數(shù)字電路的電源與敏感的模擬電路(如振蕩器或PLL)的電源分開。數(shù)字電路，尤其是高驅(qū)動(dòng)輸出數(shù)字電路的電源很可能會(huì)引入噪聲，而且這種電源一旦用于時(shí)序電路，那么也會(huì)成為增大抖動(dòng)的一個(gè)主要原因。因此，對(duì)PLL這樣的電路甚至可以利用電源濾波來進(jìn)一步減小電源噪聲的影響。
怎樣將單元模塊中的相位噪聲和抖動(dòng)降至最低
在設(shè)計(jì)單元模塊時(shí)可以采用以下技術(shù)來減小抖動(dòng)：1．利用尾電流--時(shí)序電路中使用的電流與相位噪聲之間有一個(gè)直接的關(guān)系。例如，增大一對(duì)差分對(duì)的尾電流必定導(dǎo)致抖動(dòng)性能得到改善。于是我們就必須在降低抖動(dòng)和縮減功耗之間尋求一個(gè)平衡，在適當(dāng)之處選擇性地增大最敏感電路的電流。2．仔細(xì)布局--在對(duì)那些可能引起相位噪聲的單元進(jìn)行布局時(shí)必須小心，匹配元件(例如連接到一對(duì)差分對(duì)的輸入)應(yīng)方向相同，而且盡可能對(duì)稱布局。該方法會(huì)使應(yīng)匹配的元件具有同樣的處理斜率(process gradients)，因而有助于改善元件之間的匹配程度。電阻應(yīng)盡可能寬，以減小Delta W效應(yīng)。如果可能，應(yīng)在整個(gè)電路中使用同一種類，甚至尺寸和阻值都相同的電阻來幫助跟蹤工藝和溫度的所有變化。
總而言之，要想盡可能減小抖動(dòng)，就必須在所有設(shè)計(jì)層上都小心謹(jǐn)慎。高速數(shù)字設(shè)計(jì)師在設(shè)計(jì)過程的每一步都應(yīng)考慮相位噪聲和抖動(dòng)的影響。
作者：Neil Roberts
高級(jí)模擬設(shè)計(jì)師
Zarlink半導(dǎo)體公司
系統(tǒng)時(shí)鐘源：PLL合成器與晶振模塊的比較
上網(wǎng)時(shí)間 :
2006年08月15日在新電路板設(shè)計(jì)或再設(shè)計(jì)中，時(shí)鐘源應(yīng)該使用晶體振蕩器(XO)模塊還是鎖相環(huán)路(PLL)合成器？無論系統(tǒng)是機(jī)架板上的控制板，如乘法線路卡、帶轉(zhuǎn)換器的路由器板、服務(wù)器群還是站點(diǎn)網(wǎng)絡(luò)，都需要時(shí)鐘。那么PLL能節(jié)約空間并降低成本嗎？也許可以。
典型系統(tǒng)計(jì)時(shí)時(shí)鐘信號(hào)的產(chǎn)生和分配由一系列功能組成，如驅(qū)動(dòng)增益放大器的振蕩器源、轉(zhuǎn)換為標(biāo)準(zhǔn)邏輯電平的部分以及時(shí)鐘分配網(wǎng)絡(luò)。這些功能可由元件芯片組或獨(dú)立封裝高度集成元件實(shí)現(xiàn)。
系統(tǒng)計(jì)時(shí)時(shí)鐘源要求可靠、精確的計(jì)時(shí)參考，通常為一個(gè)晶振。讓我們比較一下系統(tǒng)計(jì)時(shí)時(shí)鐘的兩種晶振源：XO模塊和PLL合成器。這兩種源的一些關(guān)鍵特性包括成本、板面積、頻率精確度和邊緣抖動(dòng)(或相位噪聲)。
晶體振蕩器時(shí)鐘
一個(gè)典型系統(tǒng)時(shí)鐘振蕩器源通常采用石英晶體諧振器。為使振蕩器工作，石英晶振必須處于動(dòng)態(tài)信號(hào)環(huán)路中，由增益放大器補(bǔ)償晶振損耗并必須能恰當(dāng)考慮相位偏移。增益放大器也必須驅(qū)動(dòng)信號(hào)到標(biāo)準(zhǔn)邏輯輸出電平的轉(zhuǎn)換，以便系統(tǒng)時(shí)鐘分配網(wǎng)絡(luò)使用，且最終由時(shí)鐘接收器使用。
XO時(shí)鐘通常是密封的或“預(yù)制”的，為轉(zhuǎn)換器和輸出緩沖器采用的帶內(nèi)部晶振和集成電路的模塊。晶體振蕩器時(shí)鐘通常在一個(gè)頻率工作，而且經(jīng)常只有一個(gè)單端邏輯輸出引腳，或一個(gè)互補(bǔ)差動(dòng)輸出對(duì)。振蕩工作可能在晶振基本模式或諧振超調(diào)模式中進(jìn)行。對(duì)于晶體振蕩器時(shí)鐘，器件引腳數(shù)和封裝覆蓋面積盡量減小。
圖1：典型晶體振蕩器時(shí)鐘
晶體振蕩器頻率精確性(針對(duì)特定數(shù)據(jù)表目標(biāo))一般表示以+/-PPM(每百萬零件)范圍偏差的均值。更精確的晶體振蕩器可能更昂貴，如更高頻晶體振蕩器。
單獨(dú)的頻率精確度特性由有效位數(shù)和不確定性偏差范圍，單位以PPM表示。有各種精確性和精度的晶體振蕩器模塊。
晶體振蕩器的邊緣抖動(dòng)或相位噪聲是精確性和精度的獨(dú)立參數(shù)。晶體振蕩器時(shí)鐘模塊總時(shí)鐘抖動(dòng)的單位是ps，而相位噪聲僅當(dāng)規(guī)定超過邊帶頻率范圍時(shí)有效。
PLL合成器
更復(fù)雜的系統(tǒng)時(shí)鐘振蕩器源是PLL路合成器時(shí)鐘生成器，提供更大的設(shè)計(jì)靈活性和可降低成本。通用的PLL合成器時(shí)鐘器件一般需要外部晶振并提供額外的特性，如一個(gè)以上的輸出和單晶振頻率倍數(shù)的輸出頻率。通過“向上合頻”晶體振蕩，系統(tǒng)現(xiàn)在可以使用更高的諧振頻率信號(hào)。有了額外的內(nèi)部“向下分頻”電路，較低頻率鏈可作為輸出。而且，可選輸出能將各種輸出轉(zhuǎn)換到在插槽中激活(啟動(dòng))或不激活(關(guān)閉)。
先進(jìn)的芯片電路集成讓PLL合成器提供寬泛的扇出功能，用于時(shí)鐘信號(hào)副本的分配。如PLL合成器能提供20個(gè)互補(bǔ)差動(dòng)輸出對(duì)，或運(yùn)行到40個(gè)單端時(shí)鐘接收器?？蛇x插槽扇出啟動(dòng)功能可結(jié)合可選向上合頻或向下分頻，得到獨(dú)立封裝中廣泛輸出的靈活性。
與所有PLL輸出相同，VCO輸出相位延遲誤差相比輸入(晶振)參考信號(hào)(零相位延遲緩沖)，非常接近零。當(dāng)PLL反饋環(huán)路從外部可訪問時(shí)，輸出邊緣相位誤差是可調(diào)整的。這樣可以讓所選相位邊緣位置在給定范圍內(nèi)，包括零延遲。
圖2：典型PLL合成器時(shí)鐘
在實(shí)際操作中，PLL合成器的石英晶振也必須處于帶有增益放大器的環(huán)路中，以補(bǔ)償晶振損耗并將轉(zhuǎn)換阻抗，這與XO相同。因?yàn)镻LL頻率合成器鎖定在晶振信號(hào)的相位和頻率上，它保留了晶振輸入頻率的特定頻率精確性和精度范圍。
當(dāng)在PLL合成器中進(jìn)行頻率合頻時(shí)，用PPM表示的精度偏差是一個(gè)常數(shù)，而絕對(duì)范圍值做相應(yīng)乘法。一個(gè)10MHz+/-20PPM源可以在PLL中乘以10倍，得到100MHz+/-20PPM信號(hào)。PLL中的頻率向上合頻或向下分頻對(duì)頻率精度影響很微。
與晶體振蕩器模塊相似，PLL合成器輸出邊緣抖動(dòng)或相位噪聲是輸出精確性和精度的一個(gè)獨(dú)立參數(shù)。與晶振輸出參考信號(hào)和抖動(dòng)相比，PLL合成器的輸出將會(huì)產(chǎn)生額外總抖動(dòng)(RMS)。
在頻率范圍中低于PLL環(huán)路帶寬的PLL輸入相位噪聲(-3dB滾降點(diǎn))將通過PLL幾乎無衰減地傳輸，而當(dāng)PLL輸入相位噪聲較高頻率，環(huán)路帶寬一般以-20dB/decade或更快速度衰減。這樣就使PLL合成器能消除輸入抖動(dòng)并減小總抖動(dòng)和相位噪聲。相位噪聲可能在各種反饋除法器值范圍內(nèi)明顯偏移，而且PLL環(huán)路帶寬發(fā)生變化。PLL低通濾波器可在外部調(diào)整環(huán)路帶寬。
PLL合成器的潛在優(yōu)點(diǎn)
對(duì)于特定的時(shí)鐘應(yīng)用頻率，采用PLL合成器時(shí)鐘提供采用較便宜的晶振的可能性，與相同應(yīng)用的晶體振蕩器模塊相比，可以工作在一些較低的諧波頻率上。一般較高頻率的晶振較昂貴，而且供貨周期較長。用PLL合成器代替晶體振蕩器模塊可以縮短供貨周期并簡化材料單。
采用幾個(gè)晶體振蕩器模塊的設(shè)計(jì)可以分析其公共更高諧波頻率。如果此更高諧波頻率代由PLL合成器產(chǎn)生，然后進(jìn)行分頻，那么所需的信號(hào)頻率可以由PLL合成器中的每個(gè)時(shí)鐘接收器使用，而不需要一個(gè)或多個(gè)晶體振蕩器模塊。這樣就節(jié)約了多個(gè)晶體振蕩器模塊的成本，同時(shí)騰出板面積。
下一個(gè)可能不需要的是各種相應(yīng)的扇出緩沖器。根據(jù)PLL合成器的特性，之前使用晶體振蕩器模塊和扇出緩沖的任何設(shè)計(jì)可以從集成在合成器中的扇出受益。因此，元件數(shù)量減少，成本下降，所需板面積也減小。
PLL合成器電路也包括頻譜散布電路，以降低電磁干擾(EMI)。一個(gè)PLL合成器可以提供幾個(gè)低頻時(shí)鐘信號(hào)的多個(gè)諧波副本，而且系統(tǒng)或背板上的EMI減小。之后的子卡接收器可采用第二個(gè)PLL合成器，在更高時(shí)鐘頻率產(chǎn)生并分配本地純凈信號(hào)。
作者：Paul Shockman
高級(jí)應(yīng)用工程師
安森美半導(dǎo)體公司
利用頻域時(shí)鐘抖動(dòng)分析加快設(shè)計(jì)驗(yàn)證過程
時(shí)間：2007-11-23 14:23:51 來源：網(wǎng)絡(luò)通信商貿(mào)網(wǎng)
簡介
隨著數(shù)據(jù)速率的提高，時(shí)鐘抖動(dòng)分析的需求也在與日俱增。在高速串行數(shù)據(jù)鏈路中,時(shí)鐘抖動(dòng)會(huì)影響發(fā)射機(jī)、傳輸線和接收機(jī)的數(shù)據(jù)抖動(dòng)。保證時(shí)鐘質(zhì)量的測量也在不斷發(fā)展。目前的重點(diǎn)是針對(duì)比特誤碼率，在時(shí)鐘性能和系統(tǒng)性能之間建立直接聯(lián)系。我們將探討參考時(shí)鐘的作用和時(shí)鐘抖動(dòng)對(duì)數(shù)據(jù)抖動(dòng)的影響,并討論在E5052B信號(hào)源分析儀（SSA）上運(yùn)行的Agilent E5001A精確時(shí)鐘抖動(dòng)分析應(yīng)用軟件所配備的全新測量技術(shù)。該應(yīng)用軟件提供了前所未有的強(qiáng)大能力,可以對(duì)隨機(jī)抖動(dòng)(RJ)和周期抖動(dòng)(PJ)分量超低RJ測量和實(shí)時(shí)抖動(dòng)頻譜分析,使您能夠提高設(shè)計(jì)質(zhì)量。我們還將對(duì)新解決方案的實(shí)時(shí)測量功能進(jìn)行討論,這一功能能夠加快設(shè)計(jì)驗(yàn)證過程。
參考時(shí)鐘在高速串行應(yīng)用中的作用
圖1是參考時(shí)鐘的主要分量。發(fā)射機(jī)通常將一組速率較低的并行信號(hào)轉(zhuǎn)換成串行數(shù)據(jù)流。信號(hào)經(jīng)過一條包括多個(gè)背板和電纜的傳輸通道進(jìn)行傳送。接收機(jī)通常會(huì)解釋輸入的串行數(shù)據(jù)，從中分離出時(shí)鐘，再把串行數(shù)據(jù)重新轉(zhuǎn)換成并行數(shù)據(jù)流。在許多諸如此類的說明中，參考時(shí)鐘更多地被視為一種分量但不是主要分量，而在高速串行數(shù)據(jù)系統(tǒng)中，我們必須承認(rèn)參考時(shí)鐘是一種主要分量。通常，參考時(shí)鐘的振蕩速率遠(yuǎn)遠(yuǎn)低于數(shù)據(jù)速率，但它會(huì)在發(fā)射機(jī)中成倍增長。發(fā)射機(jī)使用參考時(shí)鐘來確定串行數(shù)據(jù)流中的邏輯變換定時(shí)。發(fā)射的數(shù)據(jù)中包括參考時(shí)鐘的特征。在接收機(jī)中可能會(huì)出現(xiàn)兩種不同的情況。如果未分配參考時(shí)鐘，則接收機(jī)會(huì)利用鎖相環(huán)（PLL）從數(shù)據(jù)流中還原時(shí)鐘——并利用該時(shí)鐘定位采樣時(shí)間點(diǎn)。如果已分配參考時(shí)鐘，則接收機(jī)會(huì)同時(shí)使用數(shù)據(jù)信號(hào)和參考時(shí)鐘來定位采樣點(diǎn)。
圖1.參考時(shí)鐘的作用
時(shí)鐘抖動(dòng)對(duì)發(fā)射機(jī)數(shù)據(jù)抖動(dòng)的影響
參考時(shí)鐘是最終的系統(tǒng)定時(shí)源。它為發(fā)射機(jī)、已分配和未分配的時(shí)鐘系統(tǒng)提供時(shí)基，而接收機(jī)的時(shí)鐘恢復(fù)電路可以重現(xiàn)參考時(shí)鐘特征?，F(xiàn)在我們將探討時(shí)鐘抖動(dòng)如何在系統(tǒng)發(fā)射機(jī)中進(jìn)行傳輸。
發(fā)射機(jī)必須用適當(dāng)?shù)囊驍?shù)乘以參考時(shí)鐘獲得數(shù)據(jù)速率，才能確定邏輯變換定時(shí)。例如，對(duì)于100 MHz參考時(shí)鐘和5 Gb/s輸出信號(hào)，發(fā)射機(jī)將用PLL給參考時(shí)鐘乘以因數(shù)50。PLL乘法器不僅放大時(shí)鐘抖動(dòng)，還引入其自身的抖動(dòng)，主要是PLL壓控振蕩器（VCO）的RJ。頻率乘以因數(shù)n的結(jié)果是相位
噪聲功率載波比乘以n2，所以抖動(dòng)迅速變大。
圖2.發(fā)射機(jī)時(shí)鐘抖動(dòng)的結(jié)果
發(fā)射機(jī)中的PLL乘法器具有一定的頻率響應(yīng)，通常是如圖3所示的二階響應(yīng)。非均勻頻率響應(yīng)會(huì)產(chǎn)生一個(gè)值得注意的問題：時(shí)鐘抖動(dòng)實(shí)際上有什么影響？如果PLL非常出色且?guī)挒榱?，那么它將過濾掉所有的時(shí)鐘抖動(dòng)，而為發(fā)射機(jī)提供無抖動(dòng)時(shí)基。當(dāng)然，零帶寬意味著無限鎖定時(shí)間，所以我們不得不綜合考慮，但是PLL帶寬越窄，參考時(shí)鐘加入數(shù)據(jù)中的抖動(dòng)就越小。確定時(shí)鐘是否能在系統(tǒng)中正常工作且符合預(yù)期的BER要求，需要對(duì)抖動(dòng)頻譜進(jìn)行詳細(xì)測試。
真實(shí)的抖動(dòng)源
如果觀察實(shí)際環(huán)境中的高速數(shù)字電路，您會(huì)發(fā)現(xiàn)許多抖動(dòng)源，如圖4所示。跟我們前面討論的一樣，時(shí)鐘信號(hào)通常分配給多個(gè)IC，時(shí)鐘頻率可能進(jìn)行乘法和/或除法運(yùn)算。假設(shè)來自晶體振蕩器的參考時(shí)鐘具有較低的抖動(dòng)，因?yàn)镮C帶來的附加噪聲或其他設(shè)備產(chǎn)生的干擾，所以經(jīng)過乘法或除法運(yùn)算的輸出時(shí)鐘也可能不是非常干凈。
一個(gè)主要污染源就是開關(guān)電源的噪聲。開關(guān)頻率一般為100 kHz到1 MHz。開關(guān)電源噪聲可能會(huì)注入時(shí)鐘信號(hào)線路，它在左下圖中顯示為PJ。
其他周期抖動(dòng)分量的來源可能是數(shù)據(jù)或時(shí)鐘線路的干擾，經(jīng)互調(diào)后可能位于時(shí)鐘線上，也顯示為PJ分量。只要PJ分量表現(xiàn)的遠(yuǎn)離時(shí)鐘頻率，它就極有可能插入帶通濾波器（或低通濾波器）來消除這些抖動(dòng)。然而，問題是周期抖動(dòng)在什么時(shí)間接近時(shí)鐘頻率，因?yàn)楦哳l高Q濾波器很難得到。參考時(shí)鐘的RJ也一樣，時(shí)鐘除法器可能添加寬帶噪聲，這可能會(huì)使輸出時(shí)鐘信號(hào)的RJ增加。
要診斷各種問題，設(shè)計(jì)人員必須表征有關(guān)電路物理布局和/或工作環(huán)境下的時(shí)鐘抖動(dòng)。
圖4.實(shí)際環(huán)境中的抖動(dòng)源
通過相位噪聲測量技術(shù)表征時(shí)鐘抖動(dòng)
全面分析時(shí)鐘信號(hào)要求達(dá)到飛秒級(jí)精度，只有相位噪聲測量技術(shù)才能達(dá)到這種精度。相位噪聲分析提供兩種主要測量：Sj（fj）和j（t），它們根據(jù)相位噪聲測量帶寬限制收集時(shí)鐘的所有相位信息。
在相位噪聲分析儀上分析RJ可以完成兩個(gè)重要目標(biāo)。首先，通過集成RJ頻譜，可以提取預(yù)定帶寬中的相應(yīng)RJ高斯分布寬度。其次，通過分析Sj（fj）的冪級(jí)數(shù)行為確定RJ的主要原因。（圖5）
在相位噪聲頻譜中可以看到PJ分量的雜散。所以PJ頻率知識(shí)對(duì)于診斷問題非常有幫助。參考每個(gè)PJ頻率的PJ rms也能幫您了解每個(gè)PJ分量對(duì)總體時(shí)鐘抖動(dòng)的影響，查看去除主要PJ分量之后總體抖動(dòng)的變化。（圖6）
圖5.分析相位噪聲測量的RJ
圖6.相位噪聲測量的PJ頻率
通過先進(jìn)的體系結(jié)構(gòu)進(jìn)行實(shí)時(shí)抖動(dòng)測量
與傳統(tǒng)的抖動(dòng)測量模式不同，帶有E5001A軟件的E5052B SSA可以對(duì)相位噪聲測量進(jìn)行實(shí)時(shí)抖動(dòng)分析。該儀器使用PLL提供參考源。它能夠自動(dòng)檢測時(shí)鐘頻率，在幾毫秒內(nèi)把內(nèi)置參考源自動(dòng)調(diào)諧為時(shí)鐘頻率，測量相位檢波器保持PLL所產(chǎn)生的噪聲信號(hào)。它在250 MSa/s ADC上捕獲噪聲信號(hào)，從而可以進(jìn)行100 MHz抖動(dòng)帶寬測量。該測量涵蓋OC-192抖動(dòng)分析范圍。實(shí)時(shí)FFT可以獲得頻域數(shù)據(jù)，并能顯著提高測量速度。例如，1 kHz到100 MHz帶寬的測量每次只需0.3秒。
圖7. Agilent E5052B信號(hào)源分析儀的先進(jìn)體系結(jié)構(gòu)
利用交叉關(guān)聯(lián)技術(shù)獲得出色的抖動(dòng)本底噪聲
E5052B抖動(dòng)測量分辨率和本底噪聲非常低，通常10Gbps速率時(shí)的RJ本底噪聲僅為幾飛秒。由于ADC的動(dòng)態(tài)范圍有限，且其內(nèi)部參考時(shí)基的剩余抖動(dòng)較大，高性能（實(shí)時(shí)或采樣）示波器的抖動(dòng)本底噪聲通常在一百飛秒以上。E5052B通過檢測基帶（其中較大的載波信號(hào)已刪除）的相位噪聲來保持寬動(dòng)態(tài)范圍。E5052B利用兩個(gè)獨(dú)立的內(nèi)部測量通道之間的獨(dú)特交叉關(guān)聯(lián)技術(shù)，將抖動(dòng)測量極限擴(kuò)大到低于其內(nèi)部時(shí)基的殘余抖動(dòng)。(參見圖7)與目前的高性能示波器相比，E5052B利用這種交叉關(guān)聯(lián)技術(shù)把抖動(dòng)本底噪聲降低了100倍到1,000倍。(圖8)
圖8.利用交叉關(guān)聯(lián)技術(shù)獲得的出色抖動(dòng)本底噪聲
實(shí)時(shí)仿真PLL響應(yīng)
圖9表示直接應(yīng)用于時(shí)鐘相位噪聲信號(hào)的PLL響應(yīng)功能的結(jié)果。您可以看到如何消除頻譜的不同部分，使您可以分析與應(yīng)用相關(guān)的抖動(dòng)。E5052B對(duì)相位噪聲測量的實(shí)時(shí)抖動(dòng)分析功能可加快您的設(shè)計(jì)進(jìn)程。E5052B SSA可以導(dǎo)入任何PLL響應(yīng)函數(shù)，使您可以輕松快速地仿真設(shè)備到設(shè)備的PLL響應(yīng)。
總結(jié)
對(duì)于高速串行數(shù)據(jù)應(yīng)用，時(shí)鐘抖動(dòng)分析的主要目的是確定參考時(shí)鐘的抖動(dòng)對(duì)系統(tǒng)比特誤碼率的影響。最精確的方法是對(duì)時(shí)鐘應(yīng)用發(fā)射機(jī)（和接收機(jī)）在最壞情況下的傳遞函數(shù)，并測量獲得的時(shí)鐘RJ和PJ。在E5052B上運(yùn)行的E5001A精確時(shí)鐘抖動(dòng)分析軟件改變了傳統(tǒng)的抖動(dòng)測量方式，它不僅能以飛秒級(jí)分辨率對(duì)時(shí)鐘抖動(dòng)進(jìn)行全面分析，而且具有出色的易用性和實(shí)時(shí)抖動(dòng)分析功能，可以幫助您加快設(shè)計(jì)驗(yàn)證過程。
當(dāng)今降低時(shí)鐘誤差（Jitter)的幾大方法
（1）時(shí)鐘分頻技術(shù)
具體來說（16.9344Mhz為例）就是將33M時(shí)鐘頻率除以2得到16Mhz的頻率，由于是分頻沒有放大故抖動(dòng)值很小，信噪比和穩(wěn)定度得以提高。其次由于分頻技術(shù)而使得內(nèi)部的工作狀態(tài)十分穩(wěn)定，不會(huì)引起干擾和串?dāng)_，因?yàn)闀r(shí)鐘電路是一個(gè)很嬌氣的電路，它很容易受到外界的影響。應(yīng)用機(jī)型之一：Counterpoint Da11.5轉(zhuǎn)盤。
（2）時(shí)鐘鎖定技術(shù)
在前幾年看到的香港雜志上不時(shí)有些廣告在吹的DPA就是采用了這個(gè)技術(shù)的，美名為“雙相位鎖定環(huán)路”不過是采我們常見的74HC4046鎖相環(huán)電路組成的,其工作原理是和負(fù)反饋放大器是一樣的。PLL和NFB相比較它們的對(duì)應(yīng)項(xiàng)是：相位比較器（HC4046）=差動(dòng)放大器；VCO=積分器；環(huán)路濾波器=相位補(bǔ)償器。其詳細(xì)的原理將在日后介紹。應(yīng)用機(jī)型之一：Stax DAC-Talent-BD
（3）時(shí)鐘同步鎖定
轉(zhuǎn)盤部分的時(shí)基信號(hào)與解碼部分的時(shí)基信號(hào)來自獨(dú)立的兩個(gè)電路，這時(shí)就會(huì)產(chǎn)生相對(duì)的時(shí)基誤差。盡管這種誤差量很小，均處于標(biāo)準(zhǔn)允許的范圍之內(nèi)；但只要不是同一個(gè)時(shí)基電路產(chǎn)生的信號(hào)，就會(huì)有相對(duì)誤差。而只要有相對(duì)誤差，就會(huì)使重播音質(zhì)產(chǎn)生劣化。這是一個(gè)不容忽視的事實(shí)。
在專業(yè)的獨(dú)立解碼系統(tǒng)中，不會(huì)產(chǎn)生這種問題。因?yàn)閷I(yè)的獨(dú)立解碼系統(tǒng)，都設(shè)置了外同步信號(hào)接口。不論是多少臺(tái)與之相關(guān)的設(shè)備，都可以處于同一時(shí)鐘信號(hào)的指揮之下，不會(huì)產(chǎn)生新的、附加的問題。時(shí)鐘同步鎖定其原理是由數(shù)字解碼器處引出一路參考時(shí)鐘(Master Clock)的訊號(hào)，當(dāng)CD轉(zhuǎn)盤接收后，就以這個(gè)參考時(shí)鐘來控制CD內(nèi)的伺服電路，使得CD轉(zhuǎn)盤的時(shí)鐘能和解碼器的時(shí)鐘能夠做到相對(duì)同步，時(shí)基誤差由此減少。用一句簡明扼要的話來說，就是采用單一時(shí)鐘。應(yīng)用機(jī)型之一：Arcam Delta 250 轉(zhuǎn)盤 Black Box 500 DAC
（4）高精度高穩(wěn)定的晶體振蕩器
綜上所述都和一個(gè)高精度高穩(wěn)定的時(shí)鐘發(fā)生器有關(guān)，所以一個(gè)高精度高穩(wěn)定的時(shí)鐘是一個(gè)發(fā)燒級(jí)的數(shù)碼器材必需品。試想你有什么樣的技術(shù)都好，但時(shí)鐘源又不穩(wěn)定又有極大的誤差是神仙都沒法打救的。
在處理數(shù)碼時(shí)鐘誤差中，Vimak在數(shù)字的處理上相當(dāng)重視誤差校正和Jitter(時(shí)基誤差)的消除，Vimak更使用上美國摩托羅拉(Motorola)的DSP一56001作為誤差校正的一部分，用料之猛令人驚訝無比。設(shè)計(jì)者動(dòng)用了兩套系統(tǒng)校正誤差，同時(shí)也利用了超穩(wěn)定度的石英振蕩來獲得極低的信號(hào)誤差，成績是驚人的小于5Oppm!
RMS：Root mean square 是均方根
PHASE JITTER 相位抖動(dòng)
1、認(rèn)識(shí)函數(shù)信號(hào)發(fā)生器
信號(hào)發(fā)生器一般區(qū)分為函數(shù)信號(hào)發(fā)生器及任意波形發(fā)生器，而函數(shù)波形發(fā)生器在設(shè)計(jì)上又區(qū)分出模擬及數(shù)字合成式。眾所周知，數(shù)字合成式函數(shù)信號(hào)源無論就頻率、幅度乃至信號(hào)的信噪比（S/N）均優(yōu)于模擬，其鎖相環(huán)（ PLL）的設(shè)計(jì)讓輸出信號(hào)不僅是頻率精準(zhǔn)，而且相位抖動(dòng)(phase Jitter)及頻率漂移均能達(dá)到相當(dāng)穩(wěn)定的狀態(tài)，但畢竟是數(shù)字式信號(hào)源，數(shù)字電路與模擬電路之間的干擾，始終難以有效克服，也造成在小信號(hào)的輸出上不如模擬式的函數(shù)信號(hào)發(fā)生器。
談及模擬式函數(shù)信號(hào)源，結(jié)構(gòu)圖如下：
這是通用模擬式函數(shù)信號(hào)發(fā)生器的結(jié)構(gòu)，是以三角波產(chǎn)生電路為基礎(chǔ)經(jīng)二極管所構(gòu)成的正弦波整型電路產(chǎn)生正弦波，同時(shí)經(jīng)由比較器的比較產(chǎn)生方波。
而三角波是如何產(chǎn)生的，公式如下：
換句話說，如果以恒流源對(duì)電容充電，即可產(chǎn)生正斜率的斜波。同理，右以恒流源將儲(chǔ)存在電容上的電荷放電即產(chǎn)生負(fù)斜率的斜波，電路結(jié)構(gòu)如下：
當(dāng)I1 =I2時(shí)，即可產(chǎn)生對(duì)稱的三角波，如果I1 > >I2，此時(shí)即產(chǎn)生負(fù)斜率的鋸齒波，同理I1 < < I2即產(chǎn)生正斜率鋸齒波。
再如圖二所示，開關(guān)SW1的選擇即可讓充電速度呈倍數(shù)改變，也就是改變信號(hào)的頻率，這也就是信號(hào)源面板上頻率檔的選擇開關(guān)。同樣的同步地改變I1及I2，也可以改變頻率，這也就是信號(hào)源上調(diào)整頻率的電位器，只不過需要簡單地將原本是電壓信號(hào)轉(zhuǎn)成電流而已。
而在占空比調(diào)整上的設(shè)計(jì)有下列兩種思路：
1、頻率（周期）不變，脈寬改變，其方法如下：
改變電平的幅度，亦即改變方波產(chǎn)生電路比較器的參考幅度，即可達(dá)到改變脈寬而頻率不變的特性，但其最主要的缺點(diǎn)是占空比一般無法調(diào)到20%以下，導(dǎo)致在采樣電路實(shí)驗(yàn)時(shí)，對(duì)瞬時(shí)信號(hào)所采集出來的信號(hào)有所變動(dòng)，如果要將此信號(hào)用來作模數(shù)（A/D)轉(zhuǎn)換，那么得到的數(shù)字信號(hào)就發(fā)生變動(dòng)而無所適從。但不容否認(rèn)的在使用上比較好調(diào)。
2、占空比變，頻率跟著改變，其方法如下：
將方波產(chǎn)生電路比較器的參考幅度予以固定（正、負(fù)可利用電路予以切換），改變充放電斜率，即可達(dá)成。
這種方式的設(shè)計(jì)一般使用者的反應(yīng)是“難調(diào)”，這是大缺點(diǎn)，但它可以產(chǎn)生10%以下的占空比卻是在采樣時(shí)的必備條件。
以上的兩種占空比調(diào)整電路設(shè)計(jì)思路，各有優(yōu)缺點(diǎn)，當(dāng)然連帶的也影響到是否能產(chǎn)生“像樣的”鋸齒波。
接下來PA（功率放大器）的設(shè)計(jì)。首先是利用運(yùn)算放大器（OP) ，再利用推拉式(push-pull)放大器（注意交越失真Cross-distortion的預(yù)防）將信號(hào)送到衰減網(wǎng)路，這部分牽涉到信號(hào)源輸出信號(hào)的指標(biāo)，包含信噪比、方波上升時(shí)間及信號(hào)源的頻率響應(yīng)，好的信號(hào)源當(dāng)然是正弦波信噪比高、方波上升時(shí)間快、三角波線性度要好、同時(shí)伏頻特性也要好，（也即頻率上升，信號(hào)不能衰減或不能減太大），這部分電路較為復(fù)雜，尤其在高頻時(shí)除利用電容作頻率補(bǔ)償外，也牽涉到PC板的布線方式，一不小心，極易引起振蕩，想設(shè)計(jì)這部分電路，除原有的模擬理論基礎(chǔ)外尚需具備實(shí)際的經(jīng)驗(yàn)，“Try Error”的耐心是不可缺少的。
PA信號(hào)出來后，經(jīng)過π型的電阻式衰減網(wǎng)路，分別衰減10倍（20dB)或100倍（40dB),此時(shí)一部基本的函數(shù)波形發(fā)生器即已完成。（注意：選用π型衰減網(wǎng)絡(luò)而不是分壓電路是要讓輸出阻抗保持一定）。
一臺(tái)功能較強(qiáng)的函數(shù)波形發(fā)生器，還有掃頻、VCG、TTL、 TRIG、 GATE及頻率計(jì)等功能，其設(shè)計(jì)方式在此也順便一提：
1. 掃頻：一般分成線性（Lin)及對(duì)數(shù)（Log)掃頻；
2. VCG：即一般的FM，輸入一音頻信號(hào)，即可與信號(hào)源本身的信號(hào)產(chǎn)生頻率調(diào)制；
上述兩項(xiàng)設(shè)計(jì)方式，第1項(xiàng)要先產(chǎn)生鋸齒波及對(duì)數(shù)波信號(hào)，并與第2項(xiàng)的輸入信號(hào)經(jīng)過多路器（Multiplexer)選擇，然后再經(jīng)過電壓對(duì)電流轉(zhuǎn)換電路，同步地去加到圖二中的I1、I2上；
3. TTL同步輸出：將方波經(jīng)三極管電路轉(zhuǎn)成0(Low)、5V(High)的TTL信號(hào)即可。
但注意這樣的TTL信號(hào)須再經(jīng)過緩沖門（buffer)后才能輸出，以增加扇出數(shù)（Fan Out)，通常有時(shí)還并聯(lián)幾個(gè)buffer。而TTL INV則只要加個(gè)NOT Gate即可；
4. TRIG功能：類似One Shot功能，輸入一個(gè)TTL信號(hào)，則可讓信號(hào)源產(chǎn)生一個(gè)周期的信號(hào)輸出，設(shè)計(jì)方式是在沒信號(hào)輸入時(shí)，將圖二的SWI接地即可；
5. Gate功能：即輸入一個(gè)TTL信號(hào)，讓信號(hào)源在輸入為Hi時(shí)，產(chǎn)生波形輸出，直到輸入為LOW時(shí)，圖二SWI接地而關(guān)掉信號(hào)源輸出；
6. 頻率計(jì)：除市場上簡易的刻度盤顯示之外，無論是LED數(shù)碼管或LCD液晶顯示頻率，其與頻率計(jì)電路是重疊的，方塊圖如下：
2. 任意波形發(fā)生器，仿真實(shí)驗(yàn)的最佳儀器
任意波形發(fā)生器是信號(hào)源的一種，它具有信號(hào)源所有的特點(diǎn)。我們傳統(tǒng)都認(rèn)為信號(hào)源主要給被測電路提供所需要的已知信號(hào)（各種波形），然后用其它儀表測量感興趣的參數(shù)?？梢娦盘?hào)源在電子實(shí)驗(yàn)和測試處理中，并不測量任何參數(shù)而是根據(jù)使用者的要求，仿真各種測試信號(hào)，提供給被測電路，以達(dá)到測試的需要。
信號(hào)源有很多種，包括正弦波信號(hào)源，函數(shù)發(fā)生器、脈沖發(fā)生器、掃描發(fā)生器、任意波形發(fā)生器、合成信號(hào)源等。一般來講任意波形發(fā)生器，是一種特殊的信號(hào)源，綜合具有其它信號(hào)源波形生成能力，因而適合各種仿真實(shí)驗(yàn)的需要。
一、函數(shù)功能，仿真基礎(chǔ)實(shí)驗(yàn)室設(shè)計(jì)人員的環(huán)境
函數(shù)信號(hào)源是使用最廣的通用信號(hào)源，它能提供正弦波、鋸齒波、方波、脈沖串等波形，有的還同時(shí)具有調(diào)制和掃描能力，眾所周知，在我們的基礎(chǔ)實(shí)驗(yàn)中（如大學(xué)電子實(shí)驗(yàn)室、科研機(jī)構(gòu)研究實(shí)驗(yàn)室、工廠開發(fā)實(shí)驗(yàn)室等），我們設(shè)計(jì)了一種電路，需要驗(yàn)證其可靠性與穩(wěn)定性，就需要給它施加理想中的波形以辨別真?zhèn)?。如我們可使用信?hào)源的DC補(bǔ)償功能對(duì)固態(tài)電路控制DC偏壓電平；我們可對(duì)一個(gè)懷疑有故障的數(shù)字電路，利用信號(hào)源的方波輸出作為數(shù)字電路的時(shí)鐘，同時(shí)使用方波加DC補(bǔ)償產(chǎn)生有效的邏輯電平模擬輸出，觀察該電路的運(yùn)行狀況，而證實(shí)故障缺陷的地方?？傊萌我獠ㄐ伟l(fā)生器這方面的基礎(chǔ)功能，能仿真您基礎(chǔ)實(shí)驗(yàn)室所必須的信號(hào)。
二、任意波形，仿真模擬更復(fù)雜的信號(hào)要求
眾所周知，在我們實(shí)際的電子環(huán)境所設(shè)計(jì)的電路在運(yùn)行中，由于各種干擾和響應(yīng)的存在，實(shí)際電路往往存在各種信號(hào)缺陷和瞬變信號(hào)，例如過脈沖、尖峰、阻尼瞬變、頻率突變等（見圖1，圖2），這些情況的發(fā)生，如在設(shè)計(jì)之初沒有考慮進(jìn)去，有的將會(huì)產(chǎn)生災(zāi)難性后果。例如圖1中的a處過尖峰脈沖，如果給一個(gè)抗沖能力差的電路，將可能會(huì)導(dǎo)致整個(gè)設(shè)備“燒壞”。確認(rèn)電路對(duì)這樣一個(gè)狀況敏感的程度，我們可以避免不必要的損失，該方面的要求在航天、軍事、鐵路和一些情況比較復(fù)雜的重要領(lǐng)域尤其重要。
由于任意波形發(fā)生器特殊的功能，為了增強(qiáng)任意波形生成能力，它往往依賴計(jì)算機(jī)通訊輸出波形數(shù)據(jù)。在計(jì)算機(jī)傳輸中，通過專用的波形編輯軟件生成波形，有利于擴(kuò)充儀器的能力，更進(jìn)一步仿真模擬實(shí)驗(yàn)。同時(shí)由于編輯一個(gè)任意波形有時(shí)需要花費(fèi)大量的時(shí)間和精力，并且每次編輯波形可能有所差異這樣有的任意波形發(fā)生器，內(nèi)置一定數(shù)量的非易失性存儲(chǔ)器，隨機(jī)存取編輯波形，有利于參考對(duì)比；或通過隨機(jī)接口通訊傳輸?shù)接?jì)算機(jī)作更進(jìn)一步分析與處理。
三、下載傳輸，更進(jìn)一步實(shí)時(shí)仿真
在一些軍事、航空、交通制造業(yè)等領(lǐng)域中，有些電路運(yùn)行環(huán)境很難估計(jì)，在實(shí)驗(yàn)設(shè)計(jì)完成之后，在現(xiàn)實(shí)環(huán)境還需要作更進(jìn)一步實(shí)驗(yàn)，有些實(shí)驗(yàn)的成本很高或者風(fēng)險(xiǎn)性很大（如火車高速實(shí)驗(yàn)時(shí)鐵軌變換情況、飛機(jī)試機(jī)時(shí)螺旋槳的運(yùn)行情況等），人們不可能長期作實(shí)驗(yàn)判斷所設(shè)計(jì)產(chǎn)品（例如高速火車、飛機(jī)）的可行性和穩(wěn)定性等；我們就可利用有些任意波形發(fā)生器波形下載功能，在作一些麻煩費(fèi)用高或風(fēng)險(xiǎn)性大的實(shí)驗(yàn)時(shí)，通過數(shù)字示波器等儀器把波形實(shí)時(shí)記錄下來，然后通過計(jì)算機(jī)接口傳輸?shù)叫盘?hào)源，直接下載到設(shè)計(jì)電路，更進(jìn)一步實(shí)驗(yàn)驗(yàn)證。
綜上所述，任意波形發(fā)生器是電子工程師信號(hào)仿真實(shí)驗(yàn)的最佳工具。我們選購時(shí)除關(guān)心傳統(tǒng)信號(hào)源的缺陷——頻率精度、頻率穩(wěn)定度、幅度精度、信號(hào)失真度外，更應(yīng)關(guān)心它編輯與波形生存和下載能力，同時(shí)也要注意它的輸出通道數(shù)，以便同步比較兩信號(hào)的相移特性，更進(jìn)一步達(dá)到仿真實(shí)驗(yàn)狀態(tài)。
圖1 有尖脈沖的數(shù)字信號(hào) 圖 ２ 有頻率突變的方波
1. 我沒有提到過相位噪聲用 ps 來作為單位衡量，這是錯(cuò)誤的。偏離載波 *Hz 處的相噪用 -*dBc 來表示。
2. 哦，了解螺旋兄的算法了。但是，請注意，撇開外部的模擬濾波器，對(duì)于任何DAC，抖動(dòng)對(duì)信號(hào)質(zhì)量影響是全局的，與信號(hào)源的內(nèi)容和量化精度無關(guān)。在這里計(jì)算抖動(dòng)對(duì)信號(hào)的影響，應(yīng)該使用信號(hào)的載波。所以說對(duì)于不同類型的DAC，抖動(dòng)對(duì)信號(hào)質(zhì)量的影響不同。
事實(shí)上，在經(jīng)過 DAC 后續(xù)的模擬濾波后，高頻信號(hào)往往被平滑。因此，抖動(dòng)對(duì)高音頻信號(hào)的影響小于低音頻信號(hào)。而人耳對(duì)高音頻信號(hào)的敏感程度高于低音頻信號(hào)，所以覺得好像抖動(dòng)反映出來就是高頻毛噪，其實(shí)不干凈的臃腫含混的低音也是一種表象。 我不懂心理/生理聲學(xué)，不當(dāng)之處還忘指點(diǎn)。
對(duì)于螺旋兄所講的例子，對(duì)于44.1KHz采樣注意（前提是沒有進(jìn)行超取樣）按照我的觀點(diǎn)至少應(yīng)為 0.0027%。如果進(jìn)行8倍超取樣則 100ps 的抖動(dòng)至少會(huì)帶來 0.02% 的附加失真。不幸的是，往往我們采用 CS8412/4 來進(jìn)行時(shí)鐘與數(shù)據(jù)恢復(fù)，在較理想的情況下其輸出時(shí)鐘抖動(dòng)在 200ps。也就是說即使采用pcm1702/4，pcm63 等優(yōu)質(zhì)的 DAC Chip 也至少會(huì)有 0.04%以上的失真。
可見，時(shí)鐘信號(hào)的質(zhì)量對(duì)于數(shù)字音頻設(shè)備來說是至關(guān)重要的。
3. 即使到達(dá)千兆依然可以是方波，關(guān)鍵看電路的要求。一般來講有：正弦波、剪切正弦波、方波，這3大類。方波根據(jù)不同的邏輯電平和接口分為很多種不同的輸出形式。不過晶體振蕩器的頻率的確不會(huì)很高，一般即使高次諧波晶體振蕩器也都在200MHz以下。
Phase（相位）
一般說來，相位（Phase）是某事物在循環(huán)中改變循環(huán)狀態(tài)時(shí)的當(dāng)前狀態(tài)。
Phase jitter(相位抖動(dòng))
相位抖動(dòng)（Phase jitter）是由傳輸信號(hào)的頻率快速起伏引起的在數(shù)字調(diào)制中引入的不確定的量，典型地由于在時(shí)鐘恢復(fù)定時(shí)中的不完整性。
PLL: Phase Locked Loop(鎖相回路)
鎖相回路（PLL）是頻率合成技術(shù)的一個(gè)主要的成分。這一裝置為內(nèi)頻區(qū)分器提供了一個(gè)廣泛的，靈活的范圍，它允許設(shè)計(jì)者創(chuàng)建一個(gè)合成器來檢測設(shè)計(jì)需求。
